新思科技（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）今日宣布與IBM攜手，將設(shè)計(jì)與工藝聯(lián)合優(yōu)化 (DTCO，Design Technology Co-Optimization) 應(yīng)用于針對(duì)后FinFET工藝的新一代半導(dǎo)體工藝技術(shù)。DTCO通過(guò)采用設(shè)計(jì)指標(biāo)，在晶圓生產(chǎn)之前的早期探路階段就能夠有效評(píng)估并縮小范圍選擇出新的晶體管架構(gòu)、材料和其他工藝技術(shù)創(chuàng)新。本次合作將當(dāng)前新思科技DTCO工具流程擴(kuò)展到新的晶體管架構(gòu)和其他技術(shù)選項(xiàng)中，幫助IBM為其合作伙伴開發(fā)早期工藝設(shè)計(jì)套件 (PDK)，讓他們能夠評(píng)估確定IBM先進(jìn)節(jié)點(diǎn)帶來(lái)的功耗、性能、面積和成本 (PPAC) 優(yōu)勢(shì)。

IBM研究院半導(dǎo)體研究副總裁Mukesh Khare博士表示，“要在7nm以下的工藝節(jié)點(diǎn)實(shí)現(xiàn)最佳的生產(chǎn)能力、功耗、性能、面積和成本優(yōu)勢(shì)，就必須探索新的材料和晶體管架構(gòu)。半導(dǎo)體制造廠面臨的主要挑戰(zhàn)是在考慮所有可能的選擇時(shí)如何及時(shí)收斂到最佳的晶體管架構(gòu)。與新思科技在DTCO方面的合作讓我們能夠根據(jù)從典型構(gòu)件（如CPU內(nèi)核）中提取的指標(biāo)有效地選擇最佳的晶體管架構(gòu)和工藝選項(xiàng)，從而以更低的成本實(shí)現(xiàn)更快的工藝開發(fā)?！?

在此次合作中，IBM和新思科技正在開發(fā)和驗(yàn)證采用Proteus?掩模綜合的光刻解析度增強(qiáng)技術(shù)，使用QuantumATK進(jìn)行新材料建模，使用Sentaurus?TCAD和Process Explorer優(yōu)化新的晶體管架構(gòu)，并使用Mystic提取緊湊模型。從這些工藝創(chuàng)新中總結(jié)的設(shè)計(jì)規(guī)則和工藝模型可用于設(shè)計(jì)和表征標(biāo)準(zhǔn)單元庫(kù)，而在模塊級(jí)，基于IC Compiler?II布局與布線、StarRC?提取、SiliconSmart®表征、PrimeTime® signoff和IC Validator物理驗(yàn)證的新思科技物理實(shí)現(xiàn)流程采用了Fusion Technology?，對(duì)PPAC的評(píng)估有明顯幫助。

聯(lián)合開發(fā)協(xié)議的內(nèi)容包括：

DTCO從布線能力、功耗、時(shí)序和面積等方面對(duì)晶體管和單元級(jí)設(shè)計(jì)進(jìn)行優(yōu)化。

通過(guò)工藝及器件仿真評(píng)估和優(yōu)化新的晶體管架構(gòu)，包括環(huán)繞柵極納米線和納米板器件。

針對(duì)SPICE仿真、寄生參數(shù)提取 (PEX)、庫(kù)表征和靜態(tài)時(shí)序分析 (STA) 優(yōu)化變異感知模型，準(zhǔn)確地將時(shí)序和功耗變化所帶來(lái)的影響包含到最高可靠性設(shè)計(jì)中，同時(shí)最大限度地減少過(guò)度設(shè)計(jì)，降低設(shè)計(jì)流程運(yùn)行時(shí)間的開銷。

收集門級(jí)設(shè)計(jì)指標(biāo)以優(yōu)化模型、庫(kù)架構(gòu)和設(shè)計(jì)流程，從而得到最大限度的PPAC優(yōu)勢(shì)。

新思科技首席技術(shù)官Antun Domic博士表示，“新思科技開發(fā)了業(yè)內(nèi)唯一完整的DTCO解決方案，涵蓋了從材料探索到模塊級(jí)物理實(shí)現(xiàn)的整個(gè)過(guò)程。IBM具有全面的工藝開發(fā)和設(shè)計(jì)專業(yè)知識(shí)，是將DTCO解決方案擴(kuò)展到后FinFET工藝技術(shù)的理想合作伙伴。”