最近做了一個DC-Dc隔離升壓電路12V升17V、0.4A,芯片最大耐壓60V、4A,工作頻率400kHZ;變壓器匝比Np:Ns為20:36,磁芯EE16;測試時發(fā)現(xiàn)內(nèi)置MOS的Vds電壓在50V左右,變壓器改了很多次Vds的波形尖峰仍然很大;
大家有沒有遇到這樣的情況,有沒有什么方法改善Vds波形的尖峰電壓
Vds波形圖:
原理圖:
您好 請問D35假如用肖特基 速度快的話會有什么問題呢?
您好,請問這個芯片能做降壓輸出嗎?變壓器的計算公式可以告訴下謝謝??!非常感謝?。?!