設(shè)計目標是90-260Vac輸入，12V5A輸出，效率80%，頻率100kHz，
原理圖：
各參數(shù)計算如下表：
空載時的Vds波形和輸出整流二極管Vd波形如下：（黃色為Vd，藍色為Vds）
空載時：
尖峰后面的振鈴頻率約為9MHz。
折騰一個星期了，還是沒有一點效果，目前整機的效率還不到70%。
各位前輩，這個是哪里的問題呢？可否給指點一二？
（只需要給個定性的分析就好，指點一下是什么情況導(dǎo)致這種情況。先謝謝了）
哈哈，這個效率低才是必然的，我01年就做過，就是深圳金威源公司，他們做了很多低電壓的功率電源，都是我給解決的，一概效率非常低，你也一樣了，頻率比較高，100千赫，漏電感尤其要小，你一定是通常的繞法了嗎，即所謂的三明制，為什么效率非常低呢，就是漏電感產(chǎn)生其實的不做功的環(huán)流了，即電流大，但功率卻出不來，是不是這樣，我是這么做的呢，就是估計有7，甚至9明制了，即一層初一層次，分那么多層，次級一排頭尾，全部并聯(lián)，初級串聯(lián)，這樣的漏電感小了，效果一定提高了，如果不這樣的話，效率一定提不高的，總之，層數(shù)越多漏電感越小了，初級導(dǎo)線并繞【平行】，才可以繞完那么多層了，按照我介紹的去做，效率一定提高了，立竿見影。
