屁話少說，切入正題。

真實(shí)的產(chǎn)品并沒有一個(gè)嚴(yán)格意義上的地。功率線路和控制，測(cè)量電路在電路邏輯上是共地的，但在實(shí)際上產(chǎn)品上卻未必真正同電位。功率電路的大電流，電網(wǎng)浪涌（通過電容耦合進(jìn)來）等都可能在控制電路上疊加一個(gè)大的干擾電壓。這個(gè)電壓可導(dǎo)致大LVCOMS，甚至LVTTL的誤動(dòng)作。

對(duì)于采用DSP和FPGA來實(shí)現(xiàn)的數(shù)字電源，共地可能需要仔細(xì)設(shè)計(jì)。

共地有多嚴(yán)重？

比如一個(gè)0805的焊盤，通過十字形花鍵和敷地連接，電阻可以有幾個(gè)毫歐。電路板從一側(cè)到另外一側(cè)的敷地電阻也未必很小。對(duì)于一個(gè)設(shè)計(jì)不合理的電路，如果地電阻是100毫歐，10安的瞬間異常電流，可以產(chǎn)生1V的疊加電壓。足夠破環(huán)系統(tǒng)邏輯。

就算這個(gè)疊加的偏差沒有導(dǎo)致邏輯誤動(dòng)作，10A作用在1毫歐的電阻上產(chǎn)生的電壓有10毫伏，如果這個(gè)干擾會(huì)耦合到閉環(huán)測(cè)控回路，則會(huì)無端給你的輸出電壓增加幾十毫伏的紋波或噪聲，在實(shí)際中甚至更嚴(yán)重。

對(duì)于想設(shè)計(jì)開關(guān)電源來為測(cè)控系統(tǒng)供電的工程師來說，地的就像是魔咒一樣制約他設(shè)計(jì)。寬負(fù)載的DCDC系統(tǒng)，比如手機(jī)，系統(tǒng)消耗的峰值電流是很大的，從低壓電池輸出穩(wěn)定的電壓（低噪聲）給智能手機(jī)的測(cè)量電路是很難設(shè)計(jì)的。智能設(shè)備信號(hào)檢測(cè)系統(tǒng)對(duì)電源的要求很高，電源工程師需要更高的設(shè)計(jì)技能來設(shè)計(jì)低噪聲的穩(wěn)壓電源，從而降低系統(tǒng)成本。

下圖是兩個(gè)共地焊盤的電阻，焊盤間是敷地，間距5.4mm左右。測(cè)量的電阻為1.17毫歐。

下圖是兩個(gè)焊盤間一段8米爾的銅箔，長(zhǎng)約13mm，測(cè)量的電阻為42毫歐。

從上面測(cè)量出來的結(jié)果來看，共地設(shè)計(jì)不合理導(dǎo)致產(chǎn)品穩(wěn)定性不夠是很明顯的事實(shí)。在產(chǎn)品設(shè)計(jì)檢查的時(shí)候，需要確認(rèn)：

1. 控制和測(cè)量回路是否有大電流疊加，比如負(fù)載，電網(wǎng)耦合等；

2. 電路板的驗(yàn)收。電路板銅箔的厚度和寬度都會(huì)影響電阻值。4米爾的線對(duì)很多廠家都會(huì)有20%以上的偏差，厚度偏差也很嚴(yán)重；

4. 銅箔的純度。純銅自然好，但電路板廠家都有降低成本的動(dòng)機(jī)。