性无码一区二区三区在线观看,少妇被爽到高潮在线观看,午夜精品一区二区三区,无码中文字幕人妻在线一区二区三区,无码精品国产一区二区三区免费

  • 回復(fù)
  • 收藏
  • 點贊
  • 分享
  • 發(fā)新帖

IR2110驅(qū)動電路工作異常

各位前輩：我用IR2110驅(qū)動器搭了一個半橋臂驅(qū)動電路，如下圖:

 

電路是仿著手冊推薦電路搭的，LIN、HIN腳有幅值5V、占空比0.3的PWM進(jìn)來，VDD、VCC的10V供電穩(wěn)定，但是LO、HO不發(fā)波，LO是0V，HO是10V。這是為什么呢？

全部回復(fù)(22)
正序查看
倒序查看
2019-03-07 15:42
 

上圖是手冊推薦的電路圖。
0
回復(fù)
jlh213
LV.6
3
2019-03-07 17:00
@鄒姜一郎
[圖片] 上圖是手冊推薦的電路圖。
為什么把3腳和6腳連在一起？請解釋？！
0
回復(fù)
2019-03-07 19:03
連在一起了嗎？沒有啊
0
回復(fù)
fendoulan
LV.1
5
2019-03-07 23:03
VCC和VB的二極管咋布的？
0
回復(fù)
2019-03-07 23:18
VDD是邏輯轉(zhuǎn)換供電，10v偏高了，改成5v試試。
0
回復(fù)
MH370
LV.1
7
2019-03-08 00:36
和后級的主電路有關(guān)系，不加輸入電源的話，高端輸入是0V，但你是低端沒有輸出這就不太明白了
0
回復(fù)
2019-03-08 08:33
@jlh213
為什么把3腳和6腳連在一起？請解釋？！
沒連在一起，只是圖中線交叉了一下。
0
回復(fù)
2019-03-08 08:35
@MH370
和后級的主電路有關(guān)系，不加輸入電源的話，高端輸入是0V，但你是低端沒有輸出這就不太明白了

/upload/community/2019/03/08/1552005277-36383.png?x-oss-process=image/watermark,g_center,image_YXJ0aWNsZS9wdWJsaWMvd2F0ZXJtYXJrLnBuZz94LW9zcy1wcm9jZXNzPWltYWdlL3Jlc2l6ZSxQXzQwCg,t_20

后級電路就是常規(guī)的全橋。

是的，我也很納悶。

即使高端自舉有問題，為什么低端都不發(fā)波？

0
回復(fù)
2019-03-08 08:41
@鄒姜一郎
/upload/t/community/2019/03/08/1552005594-68540-600.png
V1是快恢復(fù)二極管，布在IR2110旁邊。
0
回復(fù)
2019-03-08 08:55
@鄒姜一郎
/upload/community/2019/03/08/1552005277-36383.png后級電路就是常規(guī)的全橋。是的，我也很納悶。即使高端自舉有問題，為什么低端都不發(fā)波？

原因看下6樓，2110的輸入邏輯判斷電平大約是2/3*VDD，你的輸入電壓偏低，或者VDD偏高了。

另外，建議從VCC接自舉供電，電壓加到12-15v。

0
回復(fù)
jlh213
LV.6
13
2019-03-08 11:14
@ymyangyong
原因看下6樓，2110的輸入邏輯判斷電平大約是2/3*VDD，你的輸入電壓偏低，或者VDD偏高了。另外，建議從VCC接自舉供電，電壓加到12-15v。[圖片]
Logic inputs are compatible with standard CMOS or LSTTL output, down to 3.3V logic. 文檔內(nèi)說了，可以低至3.3V的輸入電平的。
0
回復(fù)
2019-03-08 12:08
@jlh213
LogicinputsarecompatiblewithstandardCMOSorLSTTLoutput,downto3.3Vlogic.文檔內(nèi)說了，可以低至3.3V的輸入電平的。
你沒弄明白，這是兩碼事。
0
回復(fù)
2019-03-08 15:56
@ymyangyong
原因看下6樓，2110的輸入邏輯判斷電平大約是2/3*VDD，你的輸入電壓偏低，或者VDD偏高了。另外，建議從VCC接自舉供電，電壓加到12-15v。[圖片]
謝謝！
0
回復(fù)
2019-03-08 16:04
@ymyangyong
原因看下6樓，2110的輸入邏輯判斷電平大約是2/3*VDD，你的輸入電壓偏低，或者VDD偏高了。另外，建議從VCC接自舉供電，電壓加到12-15v。[圖片]
這張表的意思是指當(dāng)供電VDD為10V時，輸入電平必須大于7V，才能識別為高電平嗎？
0
回復(fù)
2019-03-08 16:14
@ymyangyong
原因看下6樓，2110的輸入邏輯判斷電平大約是2/3*VDD，你的輸入電壓偏低，或者VDD偏高了。另外，建議從VCC接自舉供電，電壓加到12-15v。[圖片]
是不是VDD和VCC分開供電比較好。其中VDD負(fù)責(zé)邏輯轉(zhuǎn)換，給5V供電，當(dāng)輸入大于3.3V時，為高電平。而VCC給10V供電，用以發(fā)出10V的PWM。是這個意思吧？
0
回復(fù)
2019-03-08 16:17
@jlh213
LogicinputsarecompatiblewithstandardCMOSorLSTTLoutput,downto3.3Vlogic.文檔內(nèi)說了，可以低至3.3V的輸入電平的。
估計當(dāng)VDD小于5V時，3.3V才能識別為高電平。
0
回復(fù)
2019-03-08 16:26
@鄒姜一郎
估計當(dāng)VDD小于5V時，3.3V才能識別為高電平。

是的

0
回復(fù)
2019-03-08 16:34
@鄒姜一郎
是不是VDD和VCC分開供電比較好。其中VDD負(fù)責(zé)邏輯轉(zhuǎn)換，給5V供電，當(dāng)輸入大于3.3V時，為高電平。而VCC給10V供電，用以發(fā)出10V的PWM。是這個意思吧？
是的，VCC給12-15V，VDD給5V。
0
回復(fù)
2019-03-13 08:22
@ymyangyong
是的，VCC給12-15V，VDD給5V。
謝謝！
0
回復(fù)
BAMBOO1583
LV.1
22
2019-04-26 22:17
@ymyangyong
是的，VCC給12-15V，VDD給5V。
VDD和VCC分開供電，有必要將兩路電源隔離輸入嗎？
0
回復(fù)
2019-04-27 23:20
@BAMBOO1583
VDD和VCC分開供電，有必要將兩路電源隔離輸入嗎？
沒必要
0
回復(fù)
立
即
發(fā)
帖