四個MOS管的DS極需要外接二極管嗎?我查看一些芯片規(guī)格書,有的接,有的不接,有些疑惑
請問升降壓DC-DC的MOS管需要并二極管嗎?
第一張圖:是MOS寄生的二極管,具體是肖特基還是快恢復,要看芯片的制程,按照是否設計了barrier和金屬制程產(chǎn)生硅化兩種方法,有肖特基和快恢復兩種管子,但是現(xiàn)在一般芯片制造主要使用Ti金屬,(現(xiàn)在一般的MOS生產(chǎn)過程中都是使用鈦Ti),那么這個管子就是鈦制程的肖特基二極管,但是這個二極管是寄生的所以沒有Barrier,高溫情況下耐壓VB會下降,這也是Ti制程的缺點,所以鈦制程的肖特基,SBD,MOS都有同一個缺點,就是Vbarrier(肖特基參數(shù)名稱VR/MOS參數(shù)名稱VDS)的耐壓能力會下降;
第二張圖:是MOS旁邊并聯(lián)的肖特基,大家在看國外品牌半導體的規(guī)格書時,MOS一般都會外接一個二極管,一般都是用肖特基二極管并聯(lián),并聯(lián)的原因是保護作用,這也是肖特基最大的市場,國內一般都省去了,因為主要起保護作用,所以省去出問題的概率可能只有萬分之幾,另一個作用是外接肖特基與MOS內部的二極管并聯(lián),還起到分流和分散散熱的作用 ;利用肖特基并聯(lián)MOS因為MOS的生產(chǎn)制程主要是外延片而沒有做barrier,所以MOS的VDS耐壓高溫情況下會降低,但是肖特基一般是做了barrier這樣高溫下耐壓更穩(wěn)定可靠,所以肖特基并聯(lián)就是為了保護MOS的耐壓下降得太多而損壞,當然現(xiàn)在肖特基也有不少不再使用Barrier制程,所以加了也起不到保護作用了,只有高Barrier鉑金制程的,而且要特定做高Barrier,這個肖特基的特征就是IR反向漏電比較低,特別是高溫下的漏電比較低,一般60V的肖特基反向漏電在125℃下漏電<3mA,這個制造是很難的,需要高Barrier和生產(chǎn)上花費雙倍的生產(chǎn)時間,才能達到在高溫是也能保持VB不降低
所以為了穩(wěn)定可靠,就在MOS旁并聯(lián)肖特基,選擇肖特基要關注
1.肖特基的制程(高Barrier還是低Barrier,實際使用下的溫度,是否有風冷散熱);
2.應用電流下VF和IR,具體電流下的VF
如果你實在在乎成本,那5A以內MOS基本可以不用并聯(lián)肖特基,5A以上看情況,不過國內設計東西大部分不知道具體原因,有些 設計看著感覺沒用,就省去了,我看到華為在設計的時候都是有預留,但是生產(chǎn)時很多都省去了
MOTIVE 墨濎半導體,專業(yè)TMBS制造商 提供超大電流的肖特基二極管
TOLL封裝,TO-247封裝的超大電流肖特基
學習了,謝謝