LYTSwitch-6系列產(chǎn)品可極大簡(jiǎn)化離線式LED驅(qū)動(dòng)器的開發(fā)和制造，架構(gòu)極具革新性，同時(shí)將初級(jí)和次級(jí)控制器以及檢測(cè)元件和符合安全標(biāo)準(zhǔn)的反饋機(jī)制集成到了單個(gè)IC中。控制架構(gòu)能夠?qū)崿F(xiàn)簡(jiǎn)單的三合一DALI調(diào)光。通過無(wú)源單級(jí)開關(guān)填谷式功率因數(shù)校正(SVFS2PFC)電路還可以輕松實(shí)現(xiàn)高功率因數(shù)。
電源設(shè)計(jì)電路拓?fù)浣Y(jié)構(gòu)主要以下2種，小于24V輸出的設(shè)計(jì)結(jié)構(gòu)：
輸出大于24V的LED設(shè)計(jì)電路拓?fù)淙缦拢?/p>
設(shè)計(jì)的時(shí)候根據(jù)產(chǎn)品的應(yīng)用市場(chǎng)及功能指標(biāo)需求，明確設(shè)計(jì)輸入電壓范圍和工頻；選擇大容量電容，推薦的電壓額定值根據(jù)V_CIN得出
進(jìn)而根據(jù)拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)變壓器的初次級(jí)參數(shù)，可以借鑒PI的仿真軟件進(jìn)行設(shè)計(jì)開發(fā)，縮短開發(fā)周期。設(shè)計(jì)的時(shí)候開關(guān)頻率特征圖形及電流波形
在進(jìn)行反射電壓設(shè)計(jì)的時(shí)候，其為輸出二極管/同步整流MOSFET (SR FET)導(dǎo)通期間次級(jí)繞組電壓以變壓器變比的比例反射到初級(jí)繞組上而形成的電壓。可調(diào)整VOR以限制初級(jí)側(cè)MOSFET的漏-源極電壓。應(yīng)當(dāng)調(diào)整VOR，以消除設(shè)計(jì)表格中的告警。為達(dá)到設(shè)計(jì)優(yōu)化的目的，應(yīng)考慮如下因素：
較高的VOR可以降低輸出二極管和SR MOSFET的電壓應(yīng)力。在有些情況下，這還可以降低電壓和提高效率；
較高的VOR會(huì)增加漏感，從而降低電源效率；
較高的VOR會(huì)增大次級(jí)側(cè)的峰值電流及RMS電流，從而增加次級(jí)側(cè)的銅損、二極管損耗和SR MOSFET損耗，并且會(huì)降低效率；
較高的VOR會(huì)增大KP值（更多非連續(xù)導(dǎo)通，或者更少連續(xù)導(dǎo)通），這有助于防止器件在VACMIN下進(jìn)入深度CCM模式。
需要注意的是，上述因素也有例外情況，特別是在輸出電流極大時(shí)，此時(shí)應(yīng)當(dāng)壓低VOR以實(shí)現(xiàn)高效率。輸出電壓大于15 V時(shí)，應(yīng)利用較高VOR值提供支持，以使輸出SR FET的峰值反向電壓維持在可接受的水平。選擇最佳的VOR值取決于具體應(yīng)用，并且需要綜合考慮上述各因素。
同時(shí)，最終在PCB設(shè)計(jì)的時(shí)候，需要注意：
所有環(huán)路都是獨(dú)立的；環(huán)路中沒有內(nèi)含環(huán)路。這可以避免接地阻抗噪聲耦合。 使走線表面積和高dv/dt節(jié)點(diǎn)（如漏極）的長(zhǎng)度盡量小和短，盡量減少RFI的產(chǎn)生。Y電容和反饋回路等信號(hào)走線（安靜走線）均不得靠近或穿過噪聲大的節(jié)點(diǎn)（高dv/dt或di/dt），例如漏極、變壓器外包銅帶下方、任何繞組的開關(guān) 側(cè)或輸出整流二極管，以減少電容性或電磁性耦合噪聲的產(chǎn)生。信號(hào)走線均不得與存在AC開關(guān)電流的走線（例如輸出電容）共用電流路徑。 連接必須以星形連接到電容焊盤，以避免接地阻抗耦合噪聲。
