這樣的繞制方法看似很有效,但是對(duì)於繞制工藝來講就麻煩大了,單組輸出是如此如果N組輸出呢咋辦.

不過還是很希望將你的理論分析貼完再給你加分.

這樣繞制emi會(huì)不會(huì)很糟糕呢

我覺得對(duì)3個(gè)及其以上繞組談漏感應(yīng)指明那個(gè)繞組短接后測(cè)得的哪個(gè)繞組的漏感
如一個(gè)由原邊,副邊,輔助三繞組的變壓器,在短不同繞組時(shí)測(cè)得的原邊漏感會(huì)不同,大家有空可以測(cè)測(cè)看;對(duì)不同工作模式的變壓器,哪個(gè)漏感值會(huì)起作用決定于繞組的工作同時(shí)性.

你這些波形都是在完全沒有加rcd電路的條件下測(cè)的嗎?

好帖要頂?shù)?

是一個(gè)比較好的繞法,還可以簡(jiǎn)化,供電繞組一次繞完,初次級(jí)交叉兩次就好了,太多了生產(chǎn)麻煩

"頂"的同時(shí),請(qǐng)問樓主:這樣繞製,拋開繞製工藝不說,是否會(huì)
造成分布電容的變大呢?

相信要是多組輸出一定很麻煩,有沒有辦法解決?

分布電容肯定變大.分布電容和漏感是互相矛盾的.

謝了

太片面了.只關(guān)注漏感,不注意EMI以及分布電容等其它參數(shù).這樣設(shè)計(jì)出的電源整體性能如何?故不宜仿效?

老兄,我也在考慮這問題,只是網(wǎng)博上是用百家之長(zhǎng),你說是不?大家互相學(xué)習(xí),互相進(jìn)步嘛.

樓主不是說了嗎,“交叉換位的程度并不是說分得越多越好,分得太多有時(shí)會(huì)適得其反.關(guān)于此部分理論分析,有機(jī)會(huì)再貼.”變壓器分布電容增大當(dāng)然會(huì)帶來噪音和效率降低.樓主具有很強(qiáng)的功力,佩服!

我是就他上傳的三種繞法發(fā)表觀點(diǎn)的,第一種,原邊在最外面對(duì)EMI影響是十分大的.其它的都是鉆牛角尖.繞制工藝太復(fù)雜.

就等樓主再次發(fā)威了^_^

不知樓主考慮到安全問題怎么解決的?如果原付邊每層都加3膠帶的話,那么漏感還會(huì)這么好嗎?
還有匝間的電容可能會(huì)更大,會(huì)影響到EMI.

感謝雪版主的不吝賜教.

這位兄臺(tái),能不能把你這本書全傳上來,讓大家一起進(jìn)步!
  謝謝

單輸出繞線就那么復(fù)雜,多輸出咋辦?故此方法不實(shí)用;
解決SPIKE問題還是要從電路上下手;

頂

假設(shè)電路上的snubber電容不會(huì)變化,而mosfet的結(jié)電容也穩(wěn)定,假設(shè)flyback 的初級(jí)線圈能量100%傳遞到次級(jí),那么漏感的能量就在開關(guān)管關(guān)斷的時(shí)候100%傳遞到snubber以及結(jié)電容上.電源對(duì)于交流是短路的,那么可以得到Ctotal=Csnubber+Cjunction. 這里的C是一定的.漏感為L(zhǎng)o.
有:1/2(LoIp^2) = 1/2 (CV^2)
代入不同的Lo就可以得出不同漏感下Vspike的比例:
Lo1 ＝  14uH  V ＝ 243
Lo2 ＝  9uH   V ＝ 195
Lo3 ＝  5.7uH V ＝ 143
可以看出這里計(jì)算的電壓和實(shí)際測(cè)量的電壓有一點(diǎn)點(diǎn)誤差,這些誤差應(yīng)該來自于理論值和實(shí)際的電路上的離散特性所造成的.例如,分布電容的變化,漏感變化對(duì)Ip的影響,耦合率上升對(duì)能量傳遞的影響等等.
由于漏感以及這些電容所造成的能量損失需要釋放,所以我們可以加上一個(gè)snubber電阻去釋放能量,當(dāng)熱輻射和消耗能量平衡的時(shí)候,這顆電阻就會(huì)有一個(gè)固定的溫升.
謝謝.

各位對(duì)于正激式的變壓器的繞制可有什么好的建議或者心得的．還希望各位大蝦不吝賜教．先謝謝了．

我的電路波形輕載波形也是這樣,1/6負(fù)載時(shí)后面的阻尼震蕩波形是正常的嗎?繼續(xù)加載此處震蕩消失,據(jù)說是Cgs的影響.還有MOSFET剛關(guān)斷時(shí)后面的阻尼震蕩波形,有辦法去處嗎?

我把它頂?shù)阶钋懊娴哪康氖亲屛覀円黄饘W(xué)習(xí)它!
      希望能理解!

頂起。。。。。。關(guān)注。。。。。。

交錯(cuò)繞發(fā)似乎類似三明治方法，但是也會(huì)導(dǎo)致初次級(jí)分布電容的增大

求解

求解