自從21年國慶節(jié)前有了可愛的小棉襖，工作之外的時(shí)間就被她占去了大半，也導(dǎo)致我的文章計(jì)劃不斷被推遲，小編“星星”小姐姐屢次委婉的催更，都被我以各種理由推脫，實(shí)在是不好意思。今年，小棉襖也三歲出頭了，很可愛，我這個(gè)年過半百的老父親也終于能夠抽出一些時(shí)間重新拾起這個(gè)久久沒有更新的星球號(hào)，寫一篇吧。下面進(jìn)入正題：
對(duì)于服務(wù)器設(shè)備來說，雖然不像一些小終端那樣追求極致的低功耗設(shè)計(jì)，但隨著近年來CPU，內(nèi)存和外設(shè)等性能的提升，整機(jī)功耗也在不斷突破以往的限制，整機(jī)乃至機(jī)房的耗電量就成為重點(diǎn)被關(guān)注。因?yàn)榫薮蟮暮碾娏考仍斐赡茉吹睦速M(fèi)，還會(huì)增加企業(yè)和個(gè)人的電費(fèi)支出，而且散熱也是一個(gè)令設(shè)計(jì)者頭疼的問題。比如整機(jī)PSU轉(zhuǎn)化效率為90%，進(jìn)入主板后CPU供電模塊的VRM效率為90%，那從整機(jī)輸入側(cè)到CPU核心電壓這條路徑上的電能轉(zhuǎn)換效率只有90%*90%=81%！可能這個(gè)數(shù)字不夠直觀，但拿目前主流服務(wù)器CPU TDP功耗大概300W舉例，將會(huì)有19%*300W也就是57W浪費(fèi)在VRM功率變換階段，相當(dāng)于一個(gè)桌面CPU的功耗！而這部分功耗最終會(huì)以熱的形式傳播到主板和空間，造成整機(jī)內(nèi)部環(huán)境溫度升高和器件溫度升高，這是我們不想看到的。想避免或者減輕這部分浪費(fèi)及其帶來的負(fù)面影響，最有效的手段就是提高DCDC在功率變換過程中的轉(zhuǎn)換效率。
圖1. 同步BUCK降壓電源原理示意圖
上圖中所示為DCDC的一般電路原理，一個(gè)同步降壓轉(zhuǎn)換器的功率損耗主要集中在HS FET，LS FET，Driver，輸出電感，輸入電容。其中，MOSFET的損耗占絕大部分，然后是輸出電感，最后是輸入電容Cin。下面簡明扼要地紹下各個(gè)部分的損耗及其計(jì)算方法，篇幅所限，針對(duì)每部分損耗的詳細(xì)的分析會(huì)在另外的文章中介紹：
（1）HSFET損耗構(gòu)成及其計(jì)算
HSFET損耗由導(dǎo)通損耗，開通損耗和關(guān)斷損耗，輸出寄生電容充放電損耗等構(gòu)成
- 1） HSFET導(dǎo)通損耗估算公式：
- 2） 開通&關(guān)斷損耗估算公式：
- 3） 寄生電容Coss損耗估算公式：
（或者Coss*Vin用Qoss代替）
- 4） 二極管反向恢復(fù)損耗估算公式：
（2）LSFET損耗構(gòu)成及其計(jì)算：
LSFET損耗由導(dǎo)通損耗，體二極管損耗（死區(qū)續(xù)流）等構(gòu)成
- 1) LSFET導(dǎo)通損耗估算公式：
- 2) 體二極管損耗（死區(qū)續(xù)流）計(jì)算公式：
- 3) 寄生電容Coss損耗估算公式：：
（或者Coss*Vin用Qoss代替）
（3）電感損耗構(gòu)成及其計(jì)算
電感損耗主要包括線圈損耗和磁芯損耗。線圈損耗分為直流低頻損耗和交流高頻損耗，磁芯損耗分為渦流損耗，磁滯損耗，剩余損耗等部分。
- 1) 電感線圈直流損耗估算公式：
- 2) 電感磁芯損耗估算公式(一般以實(shí)測(cè)為準(zhǔn))：
（4）驅(qū)動(dòng)損耗構(gòu)成及其計(jì)算
驅(qū)動(dòng)HSFET和LSFET過程中產(chǎn)生的充電放電損耗，主要是交流損耗，分為HSFET驅(qū)動(dòng)損耗和LSFET驅(qū)動(dòng)損耗這兩部分。
- 1) LSFET驅(qū)動(dòng)損耗估算公式：
- 2) HSFET驅(qū)動(dòng)損耗估算公式：
（5）VCC損耗構(gòu)成及其計(jì)算
由于DCDC內(nèi)部邏輯和驅(qū)動(dòng)電路通常由LDO供電，因此這部分轉(zhuǎn)換會(huì)產(chǎn)生一部分效率損失，同時(shí)還有自舉電路也會(huì)產(chǎn)生一些消耗。
- 1) HSFET驅(qū)動(dòng)LDO損耗估算公式：
- 2) LSFET驅(qū)動(dòng)LDO損耗估算公式：
- 3) 內(nèi)部邏輯LDO估算公式：
（6）輸入電容損耗構(gòu)成及其計(jì)算
輸入電容一般承受脈動(dòng)的輸入電流，雖然平均電流為0，但由于脈動(dòng)成分較大，因此其RMS電流較大，同樣會(huì)產(chǎn)生一部分功耗。
- 1) 輸入電容損耗估算公式：
分析過DCDC中各部分功耗，就可以計(jì)算其在不同負(fù)載條件下的效率，并繪制出效率曲線。下面是采用EXCEL表格計(jì)算的一個(gè)主板BUCK電路的效率數(shù)據(jù)，并且將效率曲線繪制出來。
圖2. DCDC理論計(jì)算參數(shù)設(shè)置
圖3. DCDC理論計(jì)算效率曲線
為了驗(yàn)證以上計(jì)算結(jié)果的準(zhǔn)確性，我們?cè)趯?shí)際主板找到參數(shù)完全相同的一個(gè)DCDC模塊電路，然后進(jìn)行效率實(shí)測(cè)。測(cè)試結(jié)果如下：
圖4. DCDC實(shí)測(cè)效率曲線
為了更加直觀的對(duì)比兩個(gè)結(jié)果，將兩份圖標(biāo)合并如下：
圖5. DCDC實(shí)測(cè)效率曲線VS計(jì)算效率曲線
可以看到最終的實(shí)測(cè)效率和計(jì)算效率差距很小，不超過1%，輕載時(shí)候?qū)崪y(cè)效率偏高，可能由于控制器內(nèi)部做了一些輕載優(yōu)化設(shè)計(jì)，重載時(shí)候?qū)崪y(cè)效率低于計(jì)算，可能是由于負(fù)載增加后溫升效應(yīng)明顯，導(dǎo)致線路阻抗和MOS的RDSon增加，效率變低。
以上就是這篇文章的內(nèi)容，介紹了構(gòu)成開關(guān)電源損耗的主要組成部分——MOSFET，輸出電感，輸入電容等。然后，根據(jù)工作過程中實(shí)際測(cè)試的效率結(jié)果，做出對(duì)比分析，直觀的說明了DCDC或者BUCK電路的效率影響因素，并總結(jié)出提升主板電源效率的方法。本文篇幅有限，對(duì)理論計(jì)算部分只是淺嘗輒止，后續(xù)文章會(huì)對(duì)DCDC中各部分的損耗和計(jì)算做展開講解分析~
