1 概述
SDI(Serial Digital Interface 串行數(shù)字接口)用于傳輸標清SD-SDI(標準SMPTE259M，速率13.5MHz*20bit=270Mb/s，傳輸距離達400米以上)、高清HD-SDI(標準SMPTE292M，速率74.25MHz*20bit=1.485Gb/s，傳輸距離達200米以上)、3G-SDI(標準SMPTE424M，速率148.5MHz*20bit=2.97Gb/s，傳輸距離達100米以上)、6G-SDI和12G-SDI等無壓縮數(shù)字視頻/音頻信號的協(xié)議標準。
由于SDI具有高清晰度、傳輸時延小，還可重復利用已布網(wǎng)的模擬視頻電纜等優(yōu)勢，正逐漸地被安防、監(jiān)控等領域廣泛采用。
SDI相關設備有，SDI延長器，SDI監(jiān)視器，SDI信號分配器，SDI視頻矩陣切換器，SDI編解碼器，SDI音頻嵌入器，SDI音頻解嵌器，SDI光端機，SDI DVR（Digital Video Recorder 數(shù)字視頻錄像機，硬盤錄像機），SDI轉HDMI，SDI轉DVI，SDI轉VGA，等。
2 參與廠商和方案構成
參與SDI傳輸方案的廠商有Gennum(Semtech)、TI、MAXIM、Cypress、MACOM等。
SDI傳輸方案由以下等部分構成：
電纜均衡器(Cable Equalizers, EQ)、電纜驅動器(Cable Drivers, CD)、可配置的電纜均衡/驅動器(Configurable CD/EQ)、時鐘恢復器/重定時器(Reclockers/Reclocking)、SDI發(fā)送器/串化器(SDI Transmitters/Serializers)、SDI接收器/解串器(SDI Receivers/Deserializers)、時序控制器(Video Timing)、視頻同步分配器、音頻/視頻時鐘發(fā)生器、開關矩陣(Cross-points)。
另外，通常把SDI串化器和解串器合在一起稱為SERDES（串化器/解串器）。
SDI信號的發(fā)送路徑為MCU/DSP/FPGA => SDI Transmitters => Cable Drivers => BNC Jack => SDI 75?同軸電纜；
SDI信號的接收路徑為MCU/DSP/FPGA <= SDI Receivers <= Cable Equalizers <= BNC Jack <= SDI 75?同軸電纜。
有些FPGA器件，如Xilinx Spartan6系列和Altera Cyclone4系列，都有集成SERDES硬件IP核，可以省略外部SERDES IC，而只需要CD或EQ。
3 SDI器件的原理
3.1 預加重(Pre-emphasis)和去加重(De-emphasis)
預加重(Pre-emphasis)，即在傳輸線的源端增強信號的高頻成分，以補償高頻分量在傳輸過程中的過大衰減。我們知道，信號頻率的高低主要是由信號電平變化的速度決定的，所以信號的高頻分量主要出現(xiàn)在信號的上升沿和下降沿處，預加重技術就是增強信號上升沿和下降沿處的幅度，如下圖 1所示。
圖 1 預加重技術
去加重(De-emphasis)，跟預加重有點類似，只是實現(xiàn)方法略有不同，預加重是增加信號上升沿和下降沿處的幅度，其它地方幅度不變；而去加重是保持信號上升沿和下降沿處的幅度不變，其他地方信號減弱，如下圖 2所示。從時域角度看，去加重補償后的信號，比預加重補償后的信號擺幅更小，眼圖高度更低，功耗更小，電磁輻射更小。
圖 2 去加重技術
3.2 電纜均衡器(Cable Equalizers, EQ)
信號的高頻成分經(jīng)過 PCB 走線或者電纜傳輸后相對于信號的低頻成分會被衰減得更多，此現(xiàn)象被稱為趨膚效應（傳輸線表現(xiàn)出來的特性像是低通濾波器，如圖 3所示），它會破壞高速信號的信號完整性，使其眼圖關閉并增加信號抖動。為了補償趨膚效應，人們發(fā)明了均衡器（模擬器件）、預加重器、去加重器來補償傳輸線頻率響應的不平坦性。傳輸線在高頻處會有較多衰減，而均衡器在高頻處有更高增益，將均衡器的高頻增益設置成適當?shù)闹?，二者串?lián)后會形成在全頻帶內(nèi)大致平坦的頻率響應。
圖 3 傳輸線的趨膚效應和介質(zhì)損耗
通常預加重器和去加重器用在高速數(shù)字信號傳輸?shù)陌l(fā)射端，均衡器用在接收端（SDI信號傳輸距離主要依靠接收端的均衡）。但在SDI信號鏈路中，只在接收端采用自適應均衡器，而不在發(fā)送端采用預加重或去加重，因為SDI設備允許用戶任意定義同軸電纜的長度，任意固定的均衡或預/去加重都無法靈活地滿足各種電纜長度。
另外，SDI設備必須即插即用，不允許用戶在現(xiàn)場手動設置合適的均衡值來得到最佳的電纜傳輸特性，因此只有自適應均衡器是理想方案。自適應均衡器可以自動檢測信號質(zhì)量而設置最佳均衡值，從而得到最佳的傳輸通道頻率響應。
3.2.1 EQ GS2994(GENNUM) SCH Example
圖 4 EQ GS2994單端輸入應用電路
GS2994是Gennum公司的多速率（支持SD-SDI、HD-SDI和3G-SDI）、高增益自適應電纜均衡器，其SDI輸入支持單端輸入和差分輸入，交流耦合電容推薦使用輸入端1.0uF，輸出端4.7uF；內(nèi)部有高邊4k電阻和低邊5.25k電阻將其偏置到1.8V直流。The GS2994 can equalize 3Gb/s, HD and SD serial digital signals, and will typically equalize 140m of Belden 1694A cable at 2.97Gb/s, 220m at 1.485Gb/s and 400m at 270Mb/s.
載波檢測(Carrier Detect, CD)輸出引腳，“有效低電平”用于指示是否有有效的SDI輸入信號。可將該引腳外部連接到SLEEP引腳（內(nèi)部100k下拉），當SDI輸入無效時，使芯片進入Power Down模式（功耗低于30mW，此時的載波檢測功能依然有效），是為自動休眠（Auto-Sleep）模式。也可連接到OP_CTL引腳實現(xiàn)Auto_Mute功能（即圖 4所示）。
OP_CTL引腳（內(nèi)部100k下拉）用于控制輸出信號SDO的擺幅、去加重和MUTE功能。連接到GND，輸出擺幅為800mV，無去加重功能；連接到3.3V電源，輸出MUTED；具體可參考芯片手冊Table 4-5。
SQ_ADJ是可編程的載波檢測閾值調(diào)節(jié)引腳，當輸入信號低于特定閾值時，該引腳輸出低電平，用于指示輸入無效。該引腳不用時，可直接懸空。
注意，當使用SQ_ADJ功能，或Auto_Mute功能，或此兩種功能同時使用時，Sleep引腳必須懸空。
3.2.2 EQ PCB Layout Guidelines
1 參考圖 4，EQ器件的輸入回波損耗元件，包括1.0uF交流耦合電容，都靠近器件的輸入引腳放置。
2 參考圖 4，EQ器件輸出到SDI解串器芯片的信號，應當做100?差分信號阻抗匹配；4.7uF交流耦合電容應靠近EQ器件輸出引腳放置。
3.3 電纜驅動器(Cable Drivers, CD)
SDI CD用于加強對75?傳輸線/同軸電纜（如Belden 1694A，Belden 8281，Canare L-5CFB）或設備的驅動能力，以提供SMPTE規(guī)范的輸出電壓擺幅典型值(800±10%)mVPP（即峰峰值800±10% mV）。
3.3.1 CD LMH0302(TI) SCH Example
圖 5 CD LMH0302 SDI差分輸出應用電路
如圖 5所示，是TI SDI傳輸方案中CD LMH0302器件的應用電路之一，即SDI差分輸出。
LMH0302采用3.3V單電源供電，支持SD/HD/3G三種速率的75? SDI傳輸線/同軸電纜驅動。
SDI輸入端接，建議采用圖中兩個49.9?電阻和一個0.1uF電容的端接方法。
RREF是輸出電壓擺幅配置引腳，接外部調(diào)節(jié)電阻 到VCC，具體擺幅可通過公式 Rset=8*(Rtrm/Voutpp) 來計算，其中 Rtrm 是端接電阻，應該等于傳輸線/同軸電纜的阻抗，典型值是75?；Voutpp 是所需要的輸出擺幅值。如對于75?同軸電纜，Rtrm=75? ，Voutpp=800mV ，所以輸出擺幅外部調(diào)節(jié)電阻值應為 Rset=8*(75/0.8)=750? 。因而圖 5中外部調(diào)節(jié)電阻 Rset 為R3=750?.
CD GS2988(Gennum)單端輸出時的擺幅在500mVpp-1800mVpp范圍內(nèi)。
是SDI輸出信號的上升和下降時間選擇引腳，上拉到高電平時滿足SD-SDI標準，下拉到低電平時滿足HD-SDI和3G-SDI標準。
輸出信號SDO_P/SDO_N可以通過ENABLE引腳（內(nèi)部上拉，高電平有效）下拉非能。
因SMPTE也規(guī)定了傳輸嚴重直流不平衡的非壓縮串行比特流，而需要在SDI輸出端使用較大的4.7uF交流耦合電容來避免低頻直流偏移（AN1972）。
另外注意，在圖 5中，默認采用低噪聲LDO供電，若CD部分的電源和地無需隔離，則直接用VCC_3V3網(wǎng)絡對應GND；如需隔離，則用0R電阻將電源和地隔離到VCC_3V3_CD和AGND，此時，除R9將AGND網(wǎng)絡單點連接系統(tǒng)數(shù)字地GND外，其他包括兩個BNC接口（BNC金屬外殼必須接地）在內(nèi)的地網(wǎng)絡都用AGND；SDI信號鏈路中的其他電路模塊與此同理。
圖 6 CD LMH0302 SDI單端輸出應用電路
如圖 6所示，是TI SDI傳輸方案中CD LMH0302器件的應用電路之二，即SDI單端輸出。
另外，特別注意以下兩點：
其一，SDI串化器芯片的輸出信號，即CD器件的輸入信號SDI_P和SDI_N應當做差分信號處理，二者之間做100?阻抗匹配。
其二，無論CD器件輸出端的SDI信號采用圖 5所示的差分輸出，還是圖 6所示的單端輸出，SDO_P和SDO_N應分別當做單端信號處理，各自做75?阻抗匹配，而不是將SDO_P和SDO_N當做普通差分信號對做100?阻抗匹配。
3.3.2 CD LMH0302 PCB Layout Example
圖 7 CD LMH0302 PCB Layout Example - 100? Differential Trace
圖 8 CD LMH0302 PCB Layout Example - 75? Single-end Trace
3.3.3 CD LMH0302 PCB Layout Guidelines
1 輸出擺幅配置引腳必須用1%精度電阻，盡量靠近引腳放置，并將其底部參考層的覆銅凈空處理，以減少其寄生電容引起的阻抗下降。
2 擴展焊盤EP必須通過通孔連接到GND平面，且阻焊開窗（即不蓋綠油），包括通孔在內(nèi)（不塞孔）。
3 電源VCC和地VEE引腳，旁路電容靠近引腳放置，再用短線就近打孔到內(nèi)電層。
4 CD器件的輸出信號SDO_P和SDO_N應分別當做單端信號處理，各自做75?阻抗匹配，而不是將SDO_P和SDO_N當做普通差分信號對做100?阻抗匹配。
5 CD器件的輸出回波損耗/阻抗匹配網(wǎng)絡元件，應靠近CD器件的輸出引腳。