目前DDR最新的版本是DDR5，對(duì)于之前的版本DD1~DDR4區(qū)別上不大，核心的功能管腳基本保持一致。

我們先了解一下DDR1~DDR5的一些主要的區(qū)別，如下表所示：

從上表可以看得出來(lái)，DDR1~DDR5最大的區(qū)別在于工作電壓，越來(lái)越低了，說(shuō)明功耗越做越低了。DDR的管腳定義在大體上來(lái)看可以分為6組。

（1）電源管腳和GND管腳主要分為VDD和VDDQ已經(jīng)對(duì)應(yīng)的地管腳VSS和VSSQ。VDD:核心電壓，對(duì)應(yīng)的負(fù)極是VSS(參考電位)VDDQ:I/O電壓，對(duì)應(yīng)的負(fù)極是VSSQ（參考電位）

（2）數(shù)據(jù)相關(guān)信號(hào)線DQ[0:N]:數(shù)據(jù)傳輸線，全部為雙向數(shù)據(jù)線，負(fù)責(zé)讀寫(xiě)數(shù)據(jù)。DQS/DQS#:差分?jǐn)?shù)據(jù)選通信號(hào)（同樣是雙向），主要用于同步數(shù)據(jù)采樣。DM/DBI:數(shù)據(jù)掩碼（DDR1~DDR3）,或者數(shù)據(jù)總線反轉(zhuǎn)（DDR4）其中:DM:寫(xiě)入數(shù)據(jù)時(shí)能屏蔽無(wú)效的數(shù)據(jù)。    DBI:在DDR4中主要用于優(yōu)化整體功耗和信號(hào)的完整性。

（3）地址線與Bank選擇線A[0:N]:地址總線（包括行地址和列地址），其中DDR1是14位地址（A0~A13），DDR4為17位地址(A0~A16)。BA[0:M]:Bank地址，用于選擇存儲(chǔ)體。其中DDR1一共有4個(gè)Bank，DDR4有高達(dá)16個(gè)Bank，4個(gè)Bank Group。BG[0:K]:Bank Group地址。

（4）控制信號(hào)CS#:片選信號(hào)，選擇需要操作的芯片。RAS#/CAS#/WE#:行列地址選通與寫(xiě)使能控制。ODT:片上終端使能，動(dòng)態(tài)調(diào)整終端電阻，可以起到改善信號(hào)完整性的作用。CKE:時(shí)鐘使能管腳，用于控制時(shí)鐘信號(hào)（如低功耗模式時(shí)）RESET#:硬件復(fù)位信號(hào)，低電平有效。

（5）時(shí)鐘信號(hào)CK/CK#:差分系統(tǒng)時(shí)鐘，上升/下降沿均觸發(fā)數(shù)據(jù)操作。CK_t/CK_c:增強(qiáng)差分時(shí)鐘命名。

（6）其他VREF：參考電壓，用于數(shù)據(jù)接收端的電平判定。ZQ:外部校準(zhǔn)管腳，調(diào)整驅(qū)動(dòng)強(qiáng)度與終端電阻。一般連接240Ω電阻到VSSQ，電阻建議用高精度的。TEN/ALERT#:溫度傳感器與錯(cuò)誤報(bào)警輸出管腳（僅在DDR5上有）。