前言

我們常規(guī)的芯片比如MCU，CAN收發(fā)器驅(qū)動(dòng)IC等的電源引腳需要連接去耦電容器，目的是滿足芯片內(nèi)部瞬時(shí)電流的需求，從而降低電源線的噪聲，從而提高電源完整性。大容量電容器在提高較低頻率，比如幾百KHz的電源性能方面發(fā)揮著重要作用。當(dāng)然我們也可以通過使用并聯(lián)多個(gè)電容來(lái)達(dá)到相同的效果。但是如果從低頻領(lǐng)域跨入高頻領(lǐng)域，一般容值較高的電容因?yàn)樽陨鞥SL的影響，其頻率響應(yīng)會(huì)比較遲緩，這時(shí)我們就需要并聯(lián)多個(gè)MLCC陶瓷電容。這樣可以降低ESL和ESR，同時(shí)又增加了總的等效電容容量。

并聯(lián)電容的容值需要不同嗎

首先需要明確的是使用多個(gè)電容并聯(lián)實(shí)現(xiàn)去耦功能時(shí)，使用相同容值的電容和使用不同容值的電容的組合時(shí)，去耦效果是不同的，那么如何選擇呢？

1.相同容值的電容并聯(lián)方案

首先，如果采用3個(gè)100nF的電容進(jìn)行并聯(lián)，那么等效的電容容量為300nF，等效的ESL和ESR僅為單個(gè)電容的三分之一，對(duì)應(yīng)的等效后電路的電容自諧振頻率點(diǎn)沒變，但是對(duì)應(yīng)的阻抗會(huì)降低。

舉個(gè)例子，如果100nF電容的自諧振頻率點(diǎn)是10MHz，并聯(lián)3個(gè)100nF電容的自諧振頻率點(diǎn)依舊是10MHz，對(duì)于超過10MHz的頻率范圍作用就不明顯了。

2.不同容值的電容并聯(lián)方案

如果采用1nF,100nF,1uF并聯(lián)，等效的電容容量，等效的ESL和ESR也會(huì)普遍降低，但是對(duì)應(yīng)的等效后電路的電容自諧振頻率點(diǎn)也發(fā)生了變化。

大電容器的自諧振頻率較低，小電容器的自諧振頻率較高。當(dāng)大、小電容器的理想電容容抗與理想電感感抗匹配時(shí)，發(fā)生諧振。并聯(lián)電容器組合的自諧振頻率與各自電容器的自諧振頻率相同。舉個(gè)例子，如果100nF電容的自諧振頻率點(diǎn)是10MHz，10nF電容的自諧振頻率點(diǎn)是100MHz，1uF電容的自諧振頻率點(diǎn)是1MHz，那么對(duì)于100MH頻率范圍以內(nèi)去耦效果應(yīng)該都挺好吧？

當(dāng)然不是，美中不足之處在于在自諧振頻率之間，有一個(gè)新的特性，即阻抗的峰值，稱為并聯(lián)諧振峰值，這個(gè)峰值發(fā)生在并聯(lián)諧振頻率處，這個(gè)峰值是我們不想要的，在高速電路中，并聯(lián)諧振峰值可能會(huì)導(dǎo)致電源電壓波動(dòng)超標(biāo)。

總結(jié)

不同容值的電容并聯(lián)方案相比相同容值的電容并聯(lián)方案而言，可以在更寬的頻率范圍內(nèi)獲得較低的電容等效阻抗，我們的最終設(shè)計(jì)目標(biāo)是，不論負(fù)載瞬態(tài)電流如何變化，都要保持負(fù)載兩端電壓變化范圍很小，這個(gè)要求等效于電源系統(tǒng)的阻抗Z要足夠低。我們是通過去耦電容來(lái)達(dá)到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。