以下內(nèi)容整理自電源網(wǎng)、電子星球?qū)W習(xí)營，感謝群友的互助與分享。營內(nèi)資源未經(jīng)允許請勿私自傳播，感謝配合哦。
精華問答一（LTspice學(xué)習(xí)營）
米斯特吳:
為什么我這個管子需要加到14伏才能完全開通，而不是說明里的vgsth2伏？
Dragon_Zheng:
@米斯特吳?你是不是給個脈沖電壓，還是直接給個直流。因為你的MOS，S腳不是地電位，而你供電電源的是地。
米斯特吳:
0.1毫秒后10伏階躍信號，但是m4管子導(dǎo)通后就接地了啊，相當(dāng)于100k的分壓吧。
Dragon_Zheng:
如果是導(dǎo)通，就不知道你那個通了是接地還是啥？
米斯特吳:
M4通了后M4的s接地然后接2歐姆電阻然后接100k電阻再接控制電源，我的理解M1的gs電壓等于100k電阻分壓，基本等于控制電壓啊，沒搞懂。
米斯特吳:
兩點地符號應(yīng)該是指同一個地吧。
凱風(fēng)自南:
把圖上的綠色線連起來，去掉V2的地，再試試。
米斯特吳:
嗯，我也覺得有用，謝謝！
@張孔?兩個1u之間接的外殼，可能對emc有幫助，或者減少共模干擾。
張孔:
好的，謝謝。
請教各位，電容兩端的電壓不應(yīng)該是逐漸增加嗎，怎么還減小呀？
九條小魚兒:
這個原因得結(jié)合你的電路分析才行。a節(jié)點后沒有負(fù)載消耗，那就是前級消耗。你在c3和r3之前加個二極管，估計電容電壓就不會掉了。
張孔:
好的，我試試看，謝謝！
這個程序怎么修改stop time呀？
九條小魚兒:
仿真命令里面可以更改。
張孔:
謝謝！
精華問答二（LTspice學(xué)習(xí)營）
米斯特吳:
找不到iso 7637_2的模型呢，我需要加什么語句么？就是我打開emc電源模型.asc的時候，提示我沒有iso的符號。
九條小魚兒:
你需要把電源模型放到庫里面才行。
米斯特吳:
我是解壓sub里面了，應(yīng)該放在sym里么？
一米:
.asy放sym .lib放SUB
米斯特吳:
明白了，謝謝，挺好玩的。
凱風(fēng)自南:
7637是自帶就有的。
精華問答三（LTspice學(xué)習(xí)營）
李燁（Lean.Li）ON:
請教一下，這篇文章中的Eon和Eoff計算的這個界面怎么調(diào)用出來的？怎么可以直接指定兩端的時間，然后把powe loss積分出來？
凱風(fēng)自南:
1.按住ALT鍵，鼠標(biāo)移動到需要測溫的元器件上，鼠標(biāo)變成溫度計，點擊一下，顯示溫度波形；
2.在波形界面，按住Ctrl鍵，在波形名稱上點擊。
凱風(fēng)自南:
可以指定波形界面的橫軸時間。
Eric:
用軸定義時間先，然后再按凱風(fēng)自南的操作。
李燁（Lean.Li）ON:
666啊，困擾我好久了，我甚至把波形導(dǎo)出來用MATLAB去算了。
Eric:
數(shù)學(xué)NB，你可以的，mathcad+matlab，隨便整。
凱風(fēng)自南:
或者用測量指令，直接得出數(shù)據(jù)。
Eric:
對的，t1 t2 meas 直接算得出的。這和定義X軸的時間坐標(biāo)范圍，再光標(biāo)，一個原理。
李燁（Lean.Li）ON:
看來我要在好好學(xué)習(xí)一下測量指令了。
Eric:
一個B source, 一個命令語法，LTspice玩轉(zhuǎn)就靠它們兩個了。
李燁（Lean.Li）ON:
B source是個啥？
Eric:
你可以理解為一個任意函數(shù)，功能發(fā)生器。
李燁（Lean.Li）ON:
謝謝！
精華問答四（Simplis學(xué)習(xí)營）
張永杰:
如下的波特圖，這個環(huán)路對頻率20K的干擾響應(yīng)快，還是對頻率50K的干擾響應(yīng)快？
張永杰:
COT控制方式，為什么說天生是穩(wěn)定的，不需要補償？為什么說COT的控制動態(tài)響應(yīng)比電壓型控制環(huán)路快？
一米:
波特圖的另一半呢！
秋之雨:
@張永杰?應(yīng)該是對50k衰減大。
一米:
不知道這里面有沒有你想要的。COT控制模式簡述Part13——DCAP3[鏈接]https://mp.weixin.qq.com/s/fnYXDX2HTd08ahALu362vA
張永杰:
好的，非常感謝各位，我看下。
鏡中人:
DCM模式COT控制才是天生穩(wěn)定的。
張永杰:
@一米?，如果相位裕量是這樣的，環(huán)路對50K和60k的干擾信號，哪個響應(yīng)快？
一米:
瞎猜。哪個增益大哪個響應(yīng)快？
鏡中人:
這個看不出。
心花怒放:
-180以下了嗎？
張永杰:
加上電路本身的-180偏移了。如果電路里面有個固定頻率的動態(tài)干擾，從環(huán)路而言，怎么提升對這個固定頻率的干擾的響應(yīng)？
star alliance:
要看增益圖啊。
張永杰:
就是提升這個頻率點的增益？
鏡中人:
修改零極點位置，讓系統(tǒng)在這個頻率點相移足夠小。
一米:
增益要大吧。
鏡中人:
為什么??？
張永杰:
通過相位裕量調(diào)，還是增益調(diào)？
鏡中人:
相移是延時器件產(chǎn)生的，要想響應(yīng)最快，那肯定相移最小啊，比如純電阻網(wǎng)絡(luò)。
一米:
相移…不是相位裕度呀！
鏡中人:
那個穿越頻率高響應(yīng)快，也是因為反饋環(huán)路上RC參數(shù)小，就是提升相位。裕度。
瞾曌:
這個老兄問的是怎么抑制這干擾頻率吧？
LJ_2245:
低頻干擾可以增大開環(huán)傳遞函數(shù)增益，高頻干擾可以使開環(huán)傳遞函數(shù)-40db/dec衰減，模值足夠小。擾動對輸出傳遞函數(shù):1/（1+TS），給定對輸出傳遞函數(shù):T/（1+TS），低頻時看上面一個，高頻時看下面一個。高頻時環(huán)路帶寬被限制，相當(dāng)于被移除。不對的地方，大家指正。
張永杰:
就是還是通過增益來抑制干擾了？
LJ_2245:
matlab siso工具箱，通過給開環(huán)傳遞函數(shù)添加零極點，很簡單方便。
精華問答五（Simplis學(xué)習(xí)營）
張永杰:
各位大神，誰有電流型控制環(huán)路的仿真電路嗎？峰值電流型控制環(huán)路，高輸出電壓時，90%占空比，帶重載時，為啥頻率會變？
鏡中人:
振蕩了@張永杰?
鏡中人:
電流型不要讓占空比大于0.5。
張永杰:
輸出很穩(wěn)定啊，沒有震蕩。
鏡中人:
那是電容做吸收振蕩電流，所以看不到明顯的電壓變化，這個地方不適合電流型。
star alliance:
斜坡補償做好的話也可以用峰值電流控制吧。
鏡中人:
這里占空比太大了，要補償很多，到時候系統(tǒng)即是電流型又是電壓型。環(huán)路不好設(shè)計，而且通常芯片有最大導(dǎo)通時間，那么大占空比，要想在動態(tài)的時候不飽和，那么必須要降低頻率，這個時候電感就要很大，所以還不如直接用電壓型。@張永杰?你測一下這個時候的電感電流，應(yīng)該看上去像是雜亂無章的。
Hardware Designer:
大佬功底深厚，學(xué)習(xí)了。
LJ_2245:
請教，為啥電感電流非常大？
鏡中人:
我這里沒說電感電流非常大，我只說電感大。
LJ_2245:
我今天看的是四管buck boost 升降壓提到這個占空比問題。
star alliance:
頻率降低了，電感量就會變大。
鏡中人:
降低頻率，讓占空比調(diào)節(jié)范圍更寬，不至于讓突然帶大負(fù)載的時候調(diào)節(jié)不過來。
Hardware Designer:
這句話經(jīng)?？吹?，不怎么理解。
鏡中人:
具體芯片還要具體分析，現(xiàn)在的控制策略大部分和芯片有關(guān)。最大占空比，最小導(dǎo)通時間，最大導(dǎo)通時間，這些和輸入和輸出的范圍有關(guān)。比如一個芯片手冊的第一頁說這個芯片可以輸出0.6v到12v，這個在一定條件才成立。這個條件是最大占空比，最小導(dǎo)通時間和最大導(dǎo)通時間，輸入電壓。比如輸入是14v，輸出未必能12v；或者輸入50v輸出未必能0.6v。受到最小導(dǎo)通時間，最大占空比制約。有一些最大導(dǎo)通時間還和內(nèi)部電流檢測有關(guān)，這個看具體芯片。
鏡中人:
就是芯片并不是一直在檢測電流，是在某個時間檢測電流。
LJ_2245:
明白了datasheet這句話，感謝！
精華問答六（Altium學(xué)習(xí)營）
提問：Cadence比Altium designer好嗎？
精彩回答：軟件好不好用與使用的行業(yè)有關(guān)，很多大公司都用Cadence。從畫板功能上來說，Allegro確實強大很多。但此軟件太嚴(yán)謹(jǐn)，靈活性欠佳。Altium designer畫板功能也很強大，但不嚴(yán)謹(jǐn)，PCB添加、刪除太隨意，但這種靈活性，對于某些行業(yè)的板子來時，這種功能非常好用。比如LED顯示屏電路板，因為電路板有太多重復(fù)電路，可以通過復(fù)制重復(fù)模塊，大大提高效率。因此，如果只是畫普通電路板，Altium designer絕對更實用和快捷。
Cadence真正面向生產(chǎn)力，中興、華為、貝爾都用它，做IC必定總用它。而做IC設(shè)計一般還沒有過Altium designer。如果你只做PCB，那用Altium designer也可以。Cadence功能太多，不易上手。
精華問答七（Altium學(xué)習(xí)營）
提問：請問PCB設(shè)計軟件Allegro、PADS和Altium designer哪個難學(xué)？各自的優(yōu)缺點是什么？
精彩回答：現(xiàn)在國內(nèi)主流的PCB設(shè)計軟件也就Allegro、PADS和Altium designer這三個熱門，Altium designer比較適合設(shè)計簡單以及中端的板子，容易上手；Allegro和PADS比較適合設(shè)計高端復(fù)雜的板子，但Allegro相對PADS還是比較靈活，做高密和大的板子還是Allegro比較有優(yōu)勢，Allegeo軟件各方面都比較嚴(yán)謹(jǐn)，非常靈活，但比較難上手。難不難就看你自己的學(xué)習(xí)心態(tài)了。如果想從事PCB設(shè)計，以后想做高端的PCB，建議學(xué)Allegro。大部分公司用allegro（特別是專業(yè)layout公司）或PADS，一般產(chǎn)品簡單的小公司會用Altium designer。
精華問答八（Pspice學(xué)習(xí)營）
提問：Pspice和LTspice和Spice有什么區(qū)別，怎么選擇好？
精彩回答：每個軟件都有特長。LTspice仿真和建模速度比較快，在電源設(shè)計領(lǐng)域足夠用了。但是軟件界面不友好，圖形化界面差，尤其是看直流靜態(tài)工作點，沒有高級仿真功能，模型太簡單，收斂性不太好。沒有蒙特卡洛，也沒有WC分析。LTspice免費，所以受眾群體較大，還可以用Spice模型。國外LTspice比較多，RLC仿真用LTspice比較快，被AD收夠之后，有了AD的庫，使用的人更多了。 Pspice比Ltspice強大，功能更多。但是收費的軟件，價格不菲。Pspice可以用來設(shè)計芯片。LTspice、Pspice都使用Spice技術(shù)。Simplis是專門為開關(guān)電源設(shè)計的。
在產(chǎn)品開發(fā)和設(shè)計的不同時期使用的不一樣。我在設(shè)計前期驗證需求的時候，Simulink或者Psim就夠了，因為只是對原理的驗證；而在產(chǎn)品開發(fā)流程的中后期，驗證SiC IGBT或者MOSFET的話，選擇Saber，可以看到開關(guān)瞬態(tài)，開關(guān)損耗等。
不同軟件應(yīng)用方向不一樣。Saber更適合做大型系統(tǒng)仿真和高精度需求仿真，用在電源系統(tǒng)、電力電子、汽車、航空比較多，因為精讀可以高，也可以低。也可以做Spice類型的理想元器件仿真。Simulink, Psim, Pspice適合做簡單的仿真。