大家好，我是廣元兄。很高興和大家分享傳輸線的相關(guān)知識(shí)。希望大家點(diǎn)贊，分享。有什么問(wèn)題加微交流學(xué)習(xí)，微信號(hào)【SI_Basic】。Slogan：一起學(xué)習(xí)，共同進(jìn)步！
信號(hào)完整性方向，傳輸線問(wèn)題三大點(diǎn)：反射、串?dāng)_、損耗。
本文講反射，思維導(dǎo)圖如下：
01
反射是不可避免的。
互連鏈路中瞬時(shí)阻抗一旦變化，產(chǎn)生阻抗突變，就會(huì)發(fā)生反射。下圖為日常的版圖設(shè)計(jì)走線：
阻抗突變?cè)诎鎴D設(shè)計(jì)中不可避免，那為什么阻抗突變就會(huì)發(fā)生反射？
下圖紅色標(biāo)記處為突變點(diǎn)，交界處（很短的距離差之內(nèi)）的電流電壓是有差值的，如果這時(shí)候沒(méi)有反射，隨著時(shí)間的積累，將產(chǎn)生巨大的能量場(chǎng)。
為了維持系統(tǒng)的平衡，交界處必須要發(fā)生反射，以此達(dá)到電壓和電流的連續(xù)。
02
信號(hào)傳輸，阻抗突變處，一部分繼續(xù)傳輸，一部分反射回源端，用傳輸系數(shù)和反射系數(shù)衡量這兩種情況。
入射系數(shù)：
反射系數(shù)：
參考反射系數(shù)公式，可推出三種極端情況：
1.ρ=0，代表阻抗完全相等，交界處沒(méi)有反射。
2.ρ=1，代表完全正反射，交界處產(chǎn)生幅值相同相位相同的反射波。開(kāi)路端電壓為兩個(gè)電壓之和。
3.ρ=-1，代表完全負(fù)反射，交界處產(chǎn)生幅值相同相位相反的反射波。突變處電壓為0。
實(shí)際工作中，以此對(duì)應(yīng)傳輸線端接的三種的情況：開(kāi)路，短路，匹配。
一般情況，反射系數(shù)在（-1，1）范圍內(nèi)，也就是正負(fù)反射交替，這便是振鈴現(xiàn)象。
視頻講解：反射
03
既然阻抗突變不可避免，都有哪些情況？總結(jié)如下：
特別提一下過(guò)孔/樁線，隨著產(chǎn)品的高速化，很多Stub都做了Backdrill的處理，來(lái)控制反射，優(yōu)化阻抗突變。這里面對(duì)高速率產(chǎn)品有需要考慮PCB工藝的誤差。
至于什么時(shí)候考慮Backdrill，可以參考經(jīng)驗(yàn)公式，一般PCIe GEN4就需要做背鉆處理了。
那是不是傳輸鏈路中一有阻抗突變是不是就考慮端接？也就是說(shuō)什么情況需要管控？
參考相關(guān)經(jīng)驗(yàn)公式：
04
其實(shí)在設(shè)計(jì)規(guī)范文檔，也給出相應(yīng)的管控方案。比如會(huì)給出相應(yīng)拓?fù)浣Y(jié)構(gòu)，以及各種拓?fù)浣Y(jié)構(gòu)端接的阻值，來(lái)做阻抗匹配，抑或是從DDR3開(kāi)始有的ODT功能，通過(guò)端接電阻，來(lái)吸收能量，抑制反射。
端接的形式有多種：串聯(lián)端接，并聯(lián)端接，RC端接，戴維寧端接等。
串并聯(lián)端接，簡(jiǎn)單來(lái)說(shuō)，就是串聯(lián)一個(gè)電阻，使源端阻抗和傳輸信特性阻抗匹配，抑制反射。
戴維寧端接通過(guò)上拉或下拉的端接，抑制振鈴，但會(huì)增加功耗。
RC端接中的電容就是管控功耗，但增加的電容會(huì)對(duì)信號(hào)質(zhì)量產(chǎn)生影響。
除了電路上的管控，PCB板級(jí)中版圖設(shè)計(jì)的優(yōu)化也可以減小阻抗突變，典型的處理方式就是器件鄰平面層進(jìn)行挖空（Voiding）。
05
講到最后，那反射的危害有哪些？
任何對(duì)高速信號(hào)完整性產(chǎn)生危害的因素，我們都要進(jìn)行管控，有些危害不可避免，我們所要做的就是優(yōu)化和保證危害在鏈路的合理范圍之內(nèi)，不過(guò)度設(shè)計(jì)也不過(guò)度試探風(fēng)險(xiǎn)的底線。
其實(shí)信號(hào)完整性的管控，應(yīng)該是多方面的，從開(kāi)始原理圖或者芯片端設(shè)計(jì)，到PCB板級(jí)的部分，再到終端測(cè)試和驗(yàn)證部分，是整個(gè)系統(tǒng)級(jí)的管控。