大家好，我是廣元兄。很高興和大家分享信號(hào)完整性的相關(guān)知識(shí)。希望大家點(diǎn)贊，分享。有什么問題加微交流學(xué)習(xí)，微信號(hào)【SI_Basic】。
Slogan：一起學(xué)習(xí)，共同進(jìn)步！
一直以來，想寫點(diǎn)關(guān)于PCB設(shè)計(jì)相關(guān)的基礎(chǔ)知識(shí)。信號(hào)完整性的工作，很大一部分基于PCB走線規(guī)則的設(shè)定以及走線優(yōu)化。仿真工作或者說后仿的工作都是基于PCB設(shè)計(jì)已經(jīng)定型的情況下進(jìn)行的，也就是說鏈路的相關(guān)風(fēng)險(xiǎn)已經(jīng)固定了。所以，設(shè)定規(guī)則來管控風(fēng)險(xiǎn)比出現(xiàn)風(fēng)險(xiǎn)解決來得更重要。預(yù)防管控的能力是未來信號(hào)完整性工程師的必備基礎(chǔ)技能。
預(yù)防管控PCB設(shè)計(jì)的風(fēng)險(xiǎn)，最最基礎(chǔ)的知識(shí)就是熟知常用走線規(guī)則。本文的思維導(dǎo)圖：
01.線長(zhǎng)匹配 Length Matching
- 總長(zhǎng)線長(zhǎng)匹配&分層線長(zhǎng)匹配
總長(zhǎng)線長(zhǎng)匹配的5 mils已經(jīng)在很多產(chǎn)品設(shè)計(jì)中有應(yīng)用，這也是很多設(shè)計(jì)準(zhǔn)則里提到的。
分層線長(zhǎng)匹配的概念好像沒有那么普遍，差分線的走法，BGA區(qū)域打過孔到內(nèi)層，內(nèi)層走線打過孔到終端，內(nèi)層阻抗相對(duì)容易管控和差分線走線對(duì)稱性緣故，一般情況下，表層兩段距離相對(duì)比較短，所以長(zhǎng)度的匹配一般在內(nèi)層進(jìn)行，也就是間接實(shí)行了分層線長(zhǎng)匹配。很多時(shí)候，這種分層線長(zhǎng)匹配的概念在很多產(chǎn)品的設(shè)計(jì)中被忽略了。
- 就近補(bǔ)償
當(dāng)長(zhǎng)度不匹配發(fā)生時(shí)，推薦就近補(bǔ)償，防止不連續(xù)的傳播。如何就近長(zhǎng)度匹配，產(chǎn)品的分類不同，要求也不同，消費(fèi)類產(chǎn)品沒有給出相關(guān)建議，只是對(duì)BREAKOUT區(qū)域以及連接器的PIN區(qū)域，給出了相關(guān)建議的數(shù)值。
就近補(bǔ)償?shù)囊恍┳呔€方式：
- 匹配樣式
常見的匹配樣式有蛇形線，PAD區(qū)域內(nèi)走線等，蛇形線中3W2S原則是很多產(chǎn)品設(shè)計(jì)中常用的繞線方法，通過這樣的操作，來達(dá)到線長(zhǎng)匹配。
3W2S有些相互關(guān)系的，建議還是搞清楚點(diǎn)。相對(duì)于3W2S故意繞線來達(dá)到線長(zhǎng)匹配，PAD區(qū)域走線匹配的方式對(duì)匹配所帶來的影響更小。
需要注意的是：線長(zhǎng)匹配最終目的是等時(shí)。
02.雙帶線 Dual-Stripline
高速產(chǎn)品的輕薄化，PCB厚度限制了走線層數(shù)，就有了高速線走在相鄰兩層上，為了減少相互的串?dāng)_，走線的方法有間距管控（DDR部分實(shí)現(xiàn)難度比較大），垂直走線（這種方法實(shí)現(xiàn)難度比較大），30度角走線（這種方法比較推薦）。
雙帶線是未來產(chǎn)品設(shè)計(jì)的一大趨勢(shì)，細(xì)節(jié)性的東西很多，比如雙帶線相互平行重復(fù)度及長(zhǎng)度等。
03.差分轉(zhuǎn)換過孔 Differential Transitional Via
PCB走線，過孔是不可缺少的部分，這里不講盲埋孔之類，只講差分過孔處理方式。
不同產(chǎn)品有不同的設(shè)計(jì)細(xì)則，但大體是相通的：
1.如果差分過孔stub(殘樁)較長(zhǎng)，信號(hào)的速率比較高（比如PCIe4.0），要做Backdrill(背鉆)；
2.差分過孔如果轉(zhuǎn)換參考層，要打回流地孔，地孔到VIA的距離要大于本身的差分過孔距離，同時(shí)地孔要在100 mils以內(nèi)。
說到stub(殘樁)，還有一種U-turn的走法，在終端THM連接器會(huì)用到。
04.器件封裝平面挖空 Component Footprint Plane Voiding
這里說的器件不僅僅是USB中要用的Electrostatic Diode (ESD) 和Common-mode choke(CMC)，也包括高速鏈路中的匹配電阻，還有耦合電容，還有SMT連接器等。對(duì)其進(jìn)行優(yōu)化，是減少阻抗的突變。
優(yōu)化處理的方式就是相鄰平面層進(jìn)行挖空（Voiding）。
05.總結(jié)
以上便是以一條簡(jiǎn)單的高速鏈路路徑舉例，列舉PCB走線相關(guān)常用規(guī)則。當(dāng)然針對(duì)不同產(chǎn)品會(huì)有不同細(xì)則，殊途同歸，所有的規(guī)則都是為了減小串?dāng)_，反射，損耗等，來保證信號(hào)完整性。如果遇到一些規(guī)則相互矛盾，這個(gè)時(shí)候就需要信號(hào)完整性工程師做出取舍，給出合理方案。