性无码一区二区三区在线观看,少妇被爽到高潮在线观看,午夜精品一区二区三区,无码中文字幕人妻在线一区二区三区,无码精品国产一区二区三区免费

南山掃地僧
認(rèn)證:VIP會(huì)員
所在專題目錄 查看專題
LDO 基礎(chǔ)特性 1 -壓降
LDO 基礎(chǔ)特性 2 -靜態(tài)電流
LDO 基礎(chǔ)特性 3 -電流限制
LDO 基礎(chǔ)特性 4 -電源抑制比
LDO 基礎(chǔ)特性 5 -防止出現(xiàn)反向電流
LDO 基礎(chǔ)特性 6 -噪聲
作者動(dòng)態(tài) 更多
為什么硬件工程師招聘越來越難?
2023-05-25 15:13
同樣雙非二本,工作兩年多的硬件,為啥他年薪25w了?
2023-04-24 16:24
10年的硬件VS入門小白
2023-04-20 10:41
國(guó)產(chǎn)數(shù)據(jù)手冊(cè)為什么大都用英文?
2023-03-08 22:33
老大給的原理圖,如何快速讀懂?
2023-02-27 17:15

LDO 基礎(chǔ)特性 1 -壓降

本篇文章來自:機(jī)智的互聯(lián)網(wǎng)

1、前言

低壓降穩(wěn)壓器 (LDO) 的典型特性必然是壓降。畢竟,其名稱及其縮寫由此而來。從根本上講,壓降描述的是正常穩(wěn)壓所需的 VIN 和 VOUT 之間的最小差值。

2、什么是壓降?

壓降電壓 VDO 是指為實(shí)現(xiàn)正常穩(wěn)壓,輸入電壓 VIN 必須高出所需輸出電壓 VOUT(nom) 的最小壓差。請(qǐng)參見 公式 1:

公式 1:VIN ≥ VOUT(nom) + VDO

如果 VIN 低于此值,線性穩(wěn)壓器將以壓降狀態(tài)工作,不再調(diào)節(jié)所需的輸出電壓。在這種情況下,輸出電壓 VOUT(dropout) 將等于 VIN 減去壓降電壓的值(公式 2):

公式 2:VOUT(dropout) = VIN − VDO

以調(diào)節(jié)后電壓為 3.3V 的 TPS799 等 LDO 為例:當(dāng)輸出 200mA 電流時(shí),TPS799 的最大壓降電壓指定為 175mV。只要輸入電壓為 3.475V 或更高,就不會(huì)影響調(diào)節(jié)過程。但是,輸入電壓降至 3.375V 將導(dǎo)致 LDO 以壓降狀態(tài)工作并停止調(diào)節(jié),如圖 1 所示。雖然應(yīng)將輸出電壓調(diào)節(jié)為 3.3V,但 TPS799 沒有保持穩(wěn)壓所需的余量電壓。因此,輸出電壓將開始跟隨輸入電壓變化。

圖 1 在低壓降狀態(tài)下工作的TPS799

3、決定壓降的因素是什么?

壓降主要由 LDO 架構(gòu)決定。 為說明原因,讓我們來了解一下 P 溝道金屬氧化物半導(dǎo)體 (PMOS) 和 N 溝道 MOS (NMOS) LDO,并對(duì)比其工作情況。

3.1、PMOS 架構(gòu) LDO

圖 2 所示為 PMOS LDO 架構(gòu)。為調(diào)節(jié)所需的輸出電壓,反饋回路將控制漏-源極電阻 RDS。隨著 VIN 逐漸接近 VOUT(nom),誤差放大器將驅(qū)動(dòng)?xùn)?源極電壓 VGS 負(fù)向增大,以減小 RDS,從而保持穩(wěn)壓。

圖 2 PMOS LDO

但是,在特定的點(diǎn),誤差放大器輸出將在接地端達(dá)到飽和狀態(tài),無法驅(qū)動(dòng) VGS 進(jìn)一步負(fù)向增大。RDS 已達(dá)到其最小值。將此 RDS 值與輸出電流 IOUT 相乘,將得到壓降電壓。請(qǐng)記住,隨著 VGS 負(fù)向增大,能達(dá)到的 RDS 值越低。通過提升輸入電壓,可以使 VGS 值負(fù)向增大。因此,PMOS 架構(gòu)在較高的輸出電壓下具有較低的壓降。圖 3 展示了此特性。

圖 3 TPS799 的壓降電壓與輸入電壓關(guān)系圖

如圖 3 所示,TPS799 的壓降電壓隨輸入電壓(也適用于輸出電壓)增大而降低。這是因?yàn)殡S著輸入電壓升高 VGS 會(huì)負(fù)向增大。

3.2、NMOS 架構(gòu) LDO

NMOS 架構(gòu)如圖 4 所示,反饋回路仍然控制 RDS。但是,隨著 VIN 接近 VOUT(nom),誤差放大器將增大 VGS 以降低 RDS,從而保持穩(wěn)壓。

圖 4 NMOS

LDO在特定的點(diǎn),VGS 無法再升高,因?yàn)檎`差放大器輸出在電源電壓 VIN 下將達(dá)到飽和狀態(tài)。達(dá)到此狀態(tài)時(shí),RDS 處于最小值。將此值與輸出電流 IOUT 相乘,會(huì)獲得壓降電壓。不過這也會(huì)產(chǎn)生問題,因?yàn)檎`差放大器輸出在 VIN 處達(dá)到飽和狀態(tài),隨著 VIN 接近 VOUT(nom),VGS 也會(huì)降低。這有助于防止出現(xiàn)超低壓降。

3.3、偏置 LDO

很多 NMOS LDO 都采用輔助電壓軌,即偏置電壓 VBIAS,如圖 5 所示。

圖 5 帶偏置電壓軌的 NMOS LDO

此電壓軌用作誤差放大器的正電源軌,并支持其輸出一直擺動(dòng)到高于 VIN 的 VBIAS。這種配置能夠使 LDO 保持較高 VGS,從而在低輸出電壓下達(dá)到超低壓降。有時(shí)并未提供輔助電壓軌,但仍然需要在較低的輸出電壓下達(dá)到低壓降。在這種情況下,可以用內(nèi)部電荷泵代替 VBIAS,如圖 6 所示。

圖 6 帶內(nèi)部電荷泵的 NMOS LDO

電荷泵將提升 VIN,以便誤差放大器在缺少外部 VBIAS 電壓軌的情況下仍可以生成更大的 VGS 值。

3.4、其他因素

除了架構(gòu)之外,壓降還會(huì)受到其他一些因素的影響,如表 1 所示。

表 1 影響壓降的因素

很顯然,壓降并不是一個(gè)靜態(tài)值。雖然這些因素會(huì)提高選擇 LDO 的復(fù)雜程度,但同時(shí),還能幫助您根據(jù)特定的條件選擇最適合的 LDO。以上關(guān)于LDO基礎(chǔ)特性壓降部分就為大家講解完成了,喜歡的可以點(diǎn)個(gè)早看或者轉(zhuǎn)發(fā)哦~

------------ END ------------

聲明:本內(nèi)容為作者獨(dú)立觀點(diǎn),不代表電子星球立場(chǎng)。未經(jīng)允許不得轉(zhuǎn)載。授權(quán)事宜與稿件投訴,請(qǐng)聯(lián)系:editor@netbroad.com
覺得內(nèi)容不錯(cuò)的朋友,別忘了一鍵三連哦!
贊 8
收藏 20
關(guān)注 1055
成為作者 賺取收益
全部留言
0/200
  • dy-u4MWZYbh 2021-05-30 09:30
    支持
    回復(fù)
  • dy-MieX195D 2021-04-17 13:51
    不錯(cuò)
    回復(fù)