如圖,為什么線(xiàn)輸入電壓越高,開(kāi)關(guān)管導(dǎo)通時(shí)產(chǎn)生的尖峰電壓越高呢?
開(kāi)關(guān)尖峰問(wèn)題
全部回復(fù)(18)
正序查看
倒序查看
@silverpuma
這個(gè)是采樣腳的電壓波形,除以采樣電阻就是電流波形撒。。。。如果是MOS的CISS在作怪,那怎么解釋85VAC輸入時(shí)候的毛刺尖峰遠(yuǎn)小于265VAC輸入的呢??
你可以理解為CISS電容為DS之間的等效電容,當(dāng)G級(jí)每個(gè)周期從低電平跳轉(zhuǎn)為高電平的時(shí)候,CISS的儲(chǔ)能要通過(guò)MOS管放電,所以,在MOS管關(guān)斷的期間,加在MOS管上的電壓越高,這個(gè)CISS的儲(chǔ)能電壓也就越高,自然,放電的時(shí)候電流峰值就會(huì)越高,又因?yàn)樵贛OS管關(guān)斷的時(shí)候,其DS電壓等于VIN(DC)+折射電壓,所以,在264V的時(shí)候,VIN(DC)最大,DS電壓也就最大,CISS的放電電流峰值也就最高。
0
回復(fù)
@瞌睡蟲(chóng)
你可以理解為CISS電容為DS之間的等效電容,當(dāng)G級(jí)每個(gè)周期從低電平跳轉(zhuǎn)為高電平的時(shí)候,CISS的儲(chǔ)能要通過(guò)MOS管放電,所以,在MOS管關(guān)斷的期間,加在MOS管上的電壓越高,這個(gè)CISS的儲(chǔ)能電壓也就越高,自然,放電的時(shí)候電流峰值就會(huì)越高,又因?yàn)樵贛OS管關(guān)斷的時(shí)候,其DS電壓等于VIN(DC)+折射電壓,所以,在264V的時(shí)候,VIN(DC)最大,DS電壓也就最大,CISS的放電電流峰值也就最高。

0
回復(fù)
@瞌睡蟲(chóng)
你可以理解為CISS電容為DS之間的等效電容,當(dāng)G級(jí)每個(gè)周期從低電平跳轉(zhuǎn)為高電平的時(shí)候,CISS的儲(chǔ)能要通過(guò)MOS管放電,所以,在MOS管關(guān)斷的期間,加在MOS管上的電壓越高,這個(gè)CISS的儲(chǔ)能電壓也就越高,自然,放電的時(shí)候電流峰值就會(huì)越高,又因?yàn)樵贛OS管關(guān)斷的時(shí)候,其DS電壓等于VIN(DC)+折射電壓,所以,在264V的時(shí)候,VIN(DC)最大,DS電壓也就最大,CISS的放電電流峰值也就最高。
Ciss(輸入電容)怎么是DS之間的等效電容呢??DS之間的等效電容是Coss,輸出電容
0
回復(fù)
@瞌睡蟲(chóng)
你可以理解為CISS電容為DS之間的等效電容,當(dāng)G級(jí)每個(gè)周期從低電平跳轉(zhuǎn)為高電平的時(shí)候,CISS的儲(chǔ)能要通過(guò)MOS管放電,所以,在MOS管關(guān)斷的期間,加在MOS管上的電壓越高,這個(gè)CISS的儲(chǔ)能電壓也就越高,自然,放電的時(shí)候電流峰值就會(huì)越高,又因?yàn)樵贛OS管關(guān)斷的時(shí)候,其DS電壓等于VIN(DC)+折射電壓,所以,在264V的時(shí)候,VIN(DC)最大,DS電壓也就最大,CISS的放電電流峰值也就最高。
Coss放電是在mosfET開(kāi)通時(shí)放電還是有其他回路??Coss是電阻性質(zhì)的電容,本身也是要消耗能量的
0
回復(fù)
@瞌睡蟲(chóng)
你可以理解為CISS電容為DS之間的等效電容,當(dāng)G級(jí)每個(gè)周期從低電平跳轉(zhuǎn)為高電平的時(shí)候,CISS的儲(chǔ)能要通過(guò)MOS管放電,所以,在MOS管關(guān)斷的期間,加在MOS管上的電壓越高,這個(gè)CISS的儲(chǔ)能電壓也就越高,自然,放電的時(shí)候電流峰值就會(huì)越高,又因?yàn)樵贛OS管關(guān)斷的時(shí)候,其DS電壓等于VIN(DC)+折射電壓,所以,在264V的時(shí)候,VIN(DC)最大,DS電壓也就最大,CISS的放電電流峰值也就最高。
我也碰到過(guò)這樣的波形。處理方式主要有兩種,第一改變變壓器的繞法,每層繞制都加一層膠帶,這樣可以減少變壓器的等效結(jié)電容。第二種就是加Y電容。我做過(guò)實(shí)驗(yàn),加Y電容的效果更佳!但是我就是解釋不通為什么,兄臺(tái)能否指點(diǎn)一二?
0
回復(fù)