在調(diào)一個很普通的BOOST電路，輸出24V 8A，輸入電壓從36V往下調(diào)，在達到8.7V時，輸入電流失控，不斷增大，最后觸發(fā)保護，打嗝，問題出在哪里呢？斜坡補償？環(huán)路？還是？有人遇到嗎？
磁環(huán)參數(shù)：DCS234090 2個 19uH
電路圖和波形如下：
boost 在某一臨界電壓，輸入電流失控，那里出現(xiàn)了問題呢？
全部回復(fù)(33)
正序查看
倒序查看
@lzpiiei
下圖為開環(huán)測試的波形，電流還是會飆升。應(yīng)該不是右半平面零點問題吧？請指點一下。。。[圖片] [圖片] [圖片]
沒做過BOOST，不好下結(jié)論。
另外，你的VCC不會也是從VIN取的吧！3843在8.7V可是會欠保護的哦！
關(guān)斷UC3843只有三種可能性，你自己慢慢找原因吧！
1、PIN3超過過流保護點電壓，好像是1V還是0.8V；
2、PIN1點電壓低于1V（忘記是0.8還是1V多）；
3、PIN7的VCC電壓欠壓保護。
如果VCC沒問題，要么是磁芯飽和了，要么是環(huán)路問題。
分辨是那種情況其實很簡單，VCC單獨供電，用更大的磁環(huán)防止磁芯飽和。
如果還不穩(wěn)定，那肯定就是環(huán)路問題了。BOOST好像一般設(shè)計在CCM模式，如果36V全滿載處于CCM模式，那么換句話說，8.7V就處在“超連續(xù)或者深度CCM模式”模式，不管是那種控制芯片，深度CCM模式，環(huán)路均很難控制。
沒有去具體計算你的參數(shù)，最好你核算一下原邊的紋波電流與峰值電流比值（類似反激里面的KRP值），這樣就可以知道8.7V輸入時，電感處于何種工作狀態(tài)。不管是BUCK、BOOST，還是反激，這個電流比值在最小輸入電壓全滿載輸出時，應(yīng)該不會小于0.3，帶同步整流時，應(yīng)該還會更大。
另外一點，UC3843---PIN4腳的RC值在某種情況下決定最大占空比（甚至好像不會超過0.5），RC取值是否合適，也待驗證！最后一點，在輸入端靠近電感的地方并聯(lián)足夠多的電解電容，24V8A，8.7V輸入，太可怕了，搞不好都能在電容兩端拉出個溝來，想到的就這么多了。
0
回復(fù)
呵呵..........大家把注意力都集中在8.7V和UC2843上面了。@小凡凡
沒做過BOOST，不好下結(jié)論。另外，你的VCC不會也是從VIN取的吧！3843在8.7V可是會欠保護的哦！關(guān)斷UC3843只有三種可能性，你自己慢慢找原因吧！1、PIN3超過過流保護點電壓，好像是1V還是0.8V；2、PIN1點電壓低于1V（忘記是0.8還是1V多）；3、PIN7的VCC電壓欠壓保護。[圖片]UC3842中文 如果VCC沒問題，要么是磁芯飽和了，要么是環(huán)路問題。分辨是那種情況其實很簡單，VCC單獨供電，用更大的磁環(huán)防止磁芯飽和。如果還不穩(wěn)定，那肯定就是環(huán)路問題了。BOOST好像一般設(shè)計在CCM模式，如果36V全滿載處于CCM模式，那么換句話說，8.7V就處在“超連續(xù)或者深度CCM模式”模式，不管是那種控制芯片，深度CCM模式，環(huán)路均很難控制。沒有去具體計算你的參數(shù)，最好你核算一下原邊的紋波電流與峰值電流比值（類似反激里面的KRP值），這樣就可以知道8.7V輸入時，電感處于何種工作狀態(tài)。不管是BUCK、BOOST，還是反激，這個電流比值在最小輸入電壓全滿載輸出時，應(yīng)該不會小于0.3，帶同步整流時，應(yīng)該還會更大。另外一點，UC3843---PIN4腳的RC值在某種情況下決定最大占空比（甚至好像不會超過0.5），RC取值是否合適，也待驗證！最后一點，在輸入端靠近電感的地方并聯(lián)足夠多的電解電容，24V8A，8.7V輸入，太可怕了，搞不好都能在電容兩端拉出個溝來，想到的就這么多了。
1.VCC有一個輔助電源供電，不會欠壓保護；
2.電路是工作在CCM模式，低壓紋波電流與峰值電流比值約為0.2（這個值要大于0.3嗎？）
3.用的是2843，開環(huán)占空比最大為0.92
4.環(huán)路問題？現(xiàn)在開環(huán)還是有這個問題
5.試過用更大的環(huán)（現(xiàn)在用的是2個CSC234090，試過用三個，同樣的電感量），沒有解決，看電流波形，貌似還沒有飽和。
輸入電感前并電容式的確有一些效果的，因為輸入紋波小了。。
又或許是我的工作做得還不夠細致吧，今天把思路整理一下，把這些可能性再排查一下。。
0
回復(fù)
@lzpiiei
1.VCC有一個輔助電源供電，不會欠壓保護；2.電路是工作在CCM模式，低壓紋波電流與峰值電流比值約為0.2（這個值要大于0.3嗎？）3.用的是2843，開環(huán)占空比最大為0.924.環(huán)路問題？現(xiàn)在開環(huán)還是有這個問題5.試過用更大的環(huán)（現(xiàn)在用的是2個CSC234090，試過用三個，同樣的電感量），沒有解決，看電流波形，貌似還沒有飽和。輸入電感前并電容式的確有一些效果的，因為輸入紋波小了。。又或許是我的工作做得還不夠細致吧，今天把思路整理一下，把這些可能性再排查一下。。
在此情況下，你的輸出應(yīng)該也是挺不住的
輸入電壓太低，要保持輸出功率，就必須提高輸入電流，
但是在達成目標(biāo)之前，你的過流保護動作了。
0
回復(fù)
@lzpiiei
1.VCC有一個輔助電源供電，不會欠壓保護；2.電路是工作在CCM模式，低壓紋波電流與峰值電流比值約為0.2（這個值要大于0.3嗎？）3.用的是2843，開環(huán)占空比最大為0.924.環(huán)路問題？現(xiàn)在開環(huán)還是有這個問題5.試過用更大的環(huán)（現(xiàn)在用的是2個CSC234090，試過用三個，同樣的電感量），沒有解決，看電流波形，貌似還沒有飽和。輸入電感前并電容式的確有一些效果的，因為輸入紋波小了。。又或許是我的工作做得還不夠細致吧，今天把思路整理一下，把這些可能性再排查一下。。
"2.電路是工作在CCM模式，低壓紋波電流與峰值電流比值約為0.2（這個值要大于0.3嗎？）"
電流模式控制的另外幾個潛在缺點：
采樣信號容易受到干擾
相對于電壓模式控制，電流模式控制有無與倫比的優(yōu)點。但兩種情況除外：
輸出功率太?。ㄇ逸斎腚妷汉芨撸?，雜散尖峰掩蓋取樣電流；
輸出功率太大（且輸入電壓很低），無法采樣電感電流（畢竟20%的交流成分）。
KRP不能過小有以下幾個原因：
磁芯利用率的問題；
次諧波振蕩（盡管有斜率補償，但有個補償額度的問題）
KRP過?。ㄉ疃菴CM模式），開關(guān)損耗應(yīng)該挺大，當(dāng)然低壓低頻可能不存在這個問題，但又會又另外一個問題存在，低頻率帶寬似乎會受到限制，具體影響有多大，我暫時沒辦法說清楚，畢竟沒做過這種產(chǎn)品，詳見《精通開關(guān)電源設(shè)計》。
呵呵呵..........
你的問題我算是明白了，應(yīng)該是DCDC里面的“輸入反射電流”測試，ACDC電源里面沒有這一項，輸入端有20多A的平均電流，應(yīng)該挺恐怖，或許輸入端要加LC濾波吧！專門搞DCDC的應(yīng)該清楚。
0
回復(fù)
@小凡凡
"2.電路是工作在CCM模式，低壓紋波電流與峰值電流比值約為0.2（這個值要大于0.3嗎？）"電流模式控制的另外幾個潛在缺點：采樣信號容易受到干擾 相對于電壓模式控制，電流模式控制有無與倫比的優(yōu)點。但兩種情況除外： 輸出功率太?。ㄇ逸斎腚妷汉芨撸?，雜散尖峰掩蓋取樣電流； 輸出功率太大（且輸入電壓很低），無法采樣電感電流（畢竟20%的交流成分）。KRP不能過小有以下幾個原因： 磁芯利用率的問題； 次諧波振蕩（盡管有斜率補償，但有個補償額度的問題） KRP過小（深度CCM模式），開關(guān)損耗應(yīng)該挺大，當(dāng)然低壓低頻可能不存在這個問題，但又會又另外一個問題存在，低頻率帶寬似乎會受到限制，具體影響有多大，我暫時沒辦法說清楚，畢竟沒做過這種產(chǎn)品，詳見《精通開關(guān)電源設(shè)計》。 呵呵呵.......... 你的問題我算是明白了，應(yīng)該是DCDC里面的“輸入反射電流”測試，ACDC電源里面沒有這一項，輸入端有20多A的平均電流，應(yīng)該挺恐怖，或許輸入端要加LC濾波吧！專門搞DCDC的應(yīng)該清楚。
輸入反射電流？我這里的20A不是反射電流，是滿載輸出時，輸入端的有效電流，你是說反射電流太大了？影響了？不是很明白。
0
回復(fù)
@小凡凡
我以前測過一個小功率的，看到過類似的情況，前級搞個LC濾波試試。8、9V輸入，200來瓦，確實夠折騰的，保持冷靜勒！
嗯。感覺有點亂，整理一下思路。在這過程中，感覺影響的因素是很多的，環(huán)路是肯定有影響的，環(huán)路不好，在十幾V就會有問題了，現(xiàn)在的問題應(yīng)該已經(jīng)不是環(huán)路的問題了，因為現(xiàn)在是開環(huán)測試，問題同樣出現(xiàn)，只是在很低的電壓會出現(xiàn)。一個個排除，原因總會找到的。有其他好的建議的繼續(xù)指點下哈。。例如在這導(dǎo)通的過程中，MOS發(fā)熱，導(dǎo)通電阻上升導(dǎo)致電感兩端電壓減少，占空比增加，會不會也影響到呢？雖然影響很少，應(yīng)該還是有的吧。。
0
回復(fù)
@lzpiiei
嗯。感覺有點亂，整理一下思路。在這過程中，感覺影響的因素是很多的，環(huán)路是肯定有影響的，環(huán)路不好，在十幾V就會有問題了，現(xiàn)在的問題應(yīng)該已經(jīng)不是環(huán)路的問題了，因為現(xiàn)在是開環(huán)測試，問題同樣出現(xiàn)，只是在很低的電壓會出現(xiàn)。一個個排除，原因總會找到的。有其他好的建議的繼續(xù)指點下哈。。例如在這導(dǎo)通的過程中，MOS發(fā)熱，導(dǎo)通電阻上升導(dǎo)致電感兩端電壓減少，占空比增加，會不會也影響到呢？雖然影響很少，應(yīng)該還是有的吧。。
對我個人而言，這也是個學(xué)習(xí)過程。
可能的話輸出直接用芯片做成兩相交錯，應(yīng)該不會出現(xiàn)類似問題。
還有一個方法應(yīng)該可以試試，不用2843內(nèi)部的運放，改成其它的芯片采樣。
這里是網(wǎng)上下的一個100W（19V5A）的，功率不一樣，方案差別不大，另外現(xiàn)在有1個豪歐的MOS，TO-220的，應(yīng)該不貴。
0
回復(fù)
