Hello,大家好！
今天主要來(lái)聊一下ESD。相信大多數(shù)小伙伴都會(huì)深有體會(huì)，在眾多的EMC測(cè)試中，ESD抗擾度的測(cè)試屬實(shí)是非常讓人頭疼的了。雖然是塊硬骨頭，但是就算冒著崩了牙的風(fēng)險(xiǎn)，咱們也得啃一啃啊。開(kāi)個(gè)玩笑，下面開(kāi)始今天的內(nèi)容。
概念
靜電抗擾度測(cè)試是用來(lái)評(píng)估設(shè)備或系統(tǒng)在遭受靜電放電時(shí)抵抗干擾的能力的試驗(yàn)。
特點(diǎn)
頻譜寬
靜電放電的頻譜寬度可以從幾十兆赫（MHz）延伸到幾千兆赫（GHz），甚至更高。這種寬頻譜的電磁輻射會(huì)對(duì)周圍的電子設(shè)備造成干擾，甚至可能損壞設(shè)備內(nèi)部的電路。
電磁場(chǎng)幅度強(qiáng)
靜電放電產(chǎn)生的電磁場(chǎng)幅度可以達(dá)到幾百伏/米甚至更高，頻譜范圍也極寬，從幾十兆赫茲到幾千兆赫茲不等。
隱蔽性
靜電放電過(guò)程往往不易被直接察覺(jué)，因?yàn)槿梭w感知的靜電放電電壓較高（一般為2~3KV），而日常生活中的靜電放電往往低于這個(gè)閾值。
潛在性
有些電子元器件受到靜電損傷后的性能沒(méi)有明顯的下降，但多次積累放電會(huì)給器件造成內(nèi)傷而形成隱患。因此靜電對(duì)器件的損傷具有潛在性。
隨機(jī)性
從一個(gè)元件產(chǎn)生以后，一直到它損壞以前，所有的過(guò)程都受到靜電的威脅，而這些靜電的產(chǎn)生也具有隨機(jī)性，其損壞也具有隨機(jī)性。
靜電放電發(fā)生器模型
下圖截取自GB/T 17626.2 靜電放電抗擾度實(shí)驗(yàn)
測(cè)試布置示意圖
測(cè)試臺(tái)的布置按照標(biāo)準(zhǔn)中的要求進(jìn)行是測(cè)試順利通過(guò)的關(guān)鍵，下圖截取自GB/T 17626.2 靜電放電抗擾度實(shí)驗(yàn)，共有4幅。分為臺(tái)式接地，落地式接地，臺(tái)式浮地，落地式浮地；區(qū)別是浮地設(shè)備因?yàn)椴荒芙哟蟮?，需要在測(cè)試的時(shí)候，通過(guò)靜電刷進(jìn)行放電，防止靜電荷的累積。浮地設(shè)備因?yàn)椴荒芗皶r(shí)將靜電導(dǎo)入大地因此在ESD測(cè)試整改中，具有更高的難度。其他內(nèi)容，這里不做過(guò)多闡述，有需要的朋友可以去閱讀標(biāo)準(zhǔn)。
實(shí)驗(yàn)室臺(tái)式設(shè)備試驗(yàn)布置實(shí)例
實(shí)驗(yàn)室落地式設(shè)備試驗(yàn)布置實(shí)例
實(shí)驗(yàn)室不接地臺(tái)式設(shè)備試驗(yàn)布置實(shí)例
實(shí)驗(yàn)室落地式不接地設(shè)備試驗(yàn)布置實(shí)例
測(cè)試等級(jí)
測(cè)試等級(jí)根據(jù)所測(cè)產(chǎn)品的行業(yè)要求進(jìn)行選擇，下圖截取自GB/T 17626.2 靜電放電抗擾度實(shí)驗(yàn)。
ESD發(fā)生過(guò)程
1、靜電積累
物體通過(guò)摩擦、接觸或感應(yīng)等方式積累靜電荷。
2、靜電誘導(dǎo)
帶電體接近或者接觸到另一個(gè)導(dǎo)體時(shí)，會(huì)在該導(dǎo)體上誘導(dǎo)出相反極性的電荷。
3、電荷遷移
由于電位差的存在，電荷通過(guò)一個(gè)導(dǎo)電通路從一個(gè)物體遷移到另一個(gè)物體，以達(dá)到電位平衡。
4、放電現(xiàn)象
在電荷遷移的過(guò)程中，可能會(huì)發(fā)生電流流過(guò)、產(chǎn)生熱能、發(fā)出光和聲等現(xiàn)象。
干擾機(jī)理
1、ESD干擾通過(guò)傳導(dǎo)方式進(jìn)入產(chǎn)品內(nèi)部；
2、ESD干擾通過(guò)電磁波輻射方式進(jìn)入產(chǎn)品內(nèi)部；
放電方式
接觸放電
主要針對(duì)半成品電子電氣產(chǎn)品或帶金屬外殼的成品，特別是金屬外殼。接觸放電的放電頭是尖頭，緊密地頂住待測(cè)產(chǎn)品的金屬部分進(jìn)行測(cè)試。這種測(cè)試方法模擬了操作者或物體在接觸設(shè)備時(shí)的放電情況接觸放電槍頭如下圖所示：
空氣放電
主要針對(duì)塑料外殼或金屬外殼表面有絕緣漆的成品?？諝夥烹姷姆烹婎^是圓形頭，模擬了人或物體對(duì)鄰近物體的放電情況。空氣放電槍頭如下圖所示：
耦合板放電
對(duì)受試設(shè)備周邊的耦合板實(shí)施放電，模擬人員對(duì)受試設(shè)備附近的物體進(jìn)行放電。
常見(jiàn)失敗原因
1、靜電放電電流直接流進(jìn)電路；
2、靜電放電電流通過(guò)分布電容耦合進(jìn)附近電路；
3、IC 等元器件的 ESD 抗擾能力不夠；
4、CPU 沒(méi)有 Watch Dog, 軟件濾波不好；
5、板卡電纜接口處沒(méi)有良好的濾波措施；
6、鈑金或者板卡地沒(méi)有處理好，導(dǎo)致在地線上產(chǎn)生電位差；
7、板卡地平面處理不當(dāng)，沒(méi)有實(shí)現(xiàn)低阻抗的地平面，不能夠提供低阻抗的靜電電流回流路徑；
8、整機(jī)鈑金設(shè)計(jì)不當(dāng)，所有鈑金沒(méi)有實(shí)現(xiàn)低阻抗的連接，不能夠提供低阻抗的靜電電流回流路徑；
整改思路
首先分析靜電耦合路徑。
在進(jìn)行靜電測(cè)試故障分析時(shí)，耦合路徑分析是至關(guān)重要的一步。靜電測(cè)試中的故障往往與靜電放電（ESD）對(duì)電路或系統(tǒng)的干擾有關(guān)，這種干擾可能通過(guò)傳導(dǎo)路徑或輻射路徑進(jìn)入敏感電路，導(dǎo)致功能異?；驕y(cè)試失敗。
網(wǎng)上看到一個(gè)判斷干擾時(shí)走的傳導(dǎo)路徑還是輻射路徑的方法。這里也分享出來(lái)，可以供大家提供一個(gè)思路：拿著靜電槍對(duì)一個(gè)金屬接地線或者螺絲刀在產(chǎn)品上方進(jìn)行連續(xù)的拉弧放電，在對(duì)產(chǎn)品懷疑的敏感區(qū)域重點(diǎn)測(cè)試。測(cè)試過(guò)程中要注意，拉弧放電與產(chǎn)品的間距，避免直接對(duì)產(chǎn)品電路進(jìn)行放電，導(dǎo)致產(chǎn)品損壞。若這種方式測(cè)試后，產(chǎn)品沒(méi)有出現(xiàn)對(duì)應(yīng)的故障現(xiàn)象，那么大概率的是傳導(dǎo)干擾為主。
這里我認(rèn)為在一項(xiàng)測(cè)試中，不一定單純是傳導(dǎo)路徑或是輻射路徑。很可能傳導(dǎo)路徑與輻射路徑都有。所以任何方法技巧都是人們總結(jié)出來(lái)的，不是一勞永逸的。所以可以作為參考，不能作為依據(jù)。然而一些基礎(chǔ)的物理特征我覺(jué)得是可以信賴的。
傳導(dǎo)干擾路徑特征：低頻電流優(yōu)先通過(guò)低電阻路徑，高頻電流，優(yōu)先通過(guò)低阻抗路徑，阻抗需要考慮寄生的感抗與容抗，關(guān)注走線的長(zhǎng)度和寬度，走線與走線之間的距離。通過(guò)對(duì)最低阻抗路徑的分析，評(píng)估靜電放電干擾電流是否有按設(shè)計(jì)規(guī)劃的路徑走，該路徑是否有抗靜電能力差的或是敏感的信號(hào)走線。
輻射干擾路徑特征：輻射干擾路徑主要分析信號(hào)環(huán)路大小。因?yàn)樾盘?hào)的環(huán)路大小與感應(yīng)的靜電干擾所產(chǎn)生電壓成正比。因此針對(duì)輻射敏感區(qū)域查看PCB和結(jié)構(gòu)上是否存在有大環(huán)路的敏感信號(hào)。
找到耦合路徑的第一步就是明確故障現(xiàn)象。能夠直接觀察到的現(xiàn)象包含但不限于：圖像、聲音、機(jī)械執(zhí)行功能元器件、示波器測(cè)試波形等。對(duì)于一些偶發(fā)的故障，還可以使用提高測(cè)試等級(jí)的辦法，讓故障現(xiàn)象重現(xiàn)，以便進(jìn)行思考分析。通過(guò)測(cè)試的現(xiàn)象，結(jié)合原理圖、PCB圖，產(chǎn)品結(jié)構(gòu)，綜合去考慮分析靜電的耦合路徑。比如，靜電放電測(cè)試過(guò)程中出現(xiàn)設(shè)備重啟的現(xiàn)象。這種故障大概率是MCU復(fù)位引腳或供電引腳因被靜電干擾導(dǎo)致電壓跌落造成的。分析該故障，可以使用上面判斷是傳導(dǎo)路徑還是輻射路徑的方式進(jìn)行測(cè)試。然后結(jié)合上面兩種干擾路徑的特征去查找產(chǎn)品故障的薄弱環(huán)節(jié)。
其次是解決對(duì)策。
在這里我們把對(duì)策歸納為三個(gè)字：疏、堵、防；
疏，疏通。就是讓靜電的能量按照設(shè)計(jì)規(guī)劃的路徑去走，避開(kāi)敏感信號(hào)。而不是任其隨意亂躥，從而干擾電路的正常運(yùn)行。ESD二極管：通過(guò)一個(gè)無(wú)害的路徑把靜電能量釋放，注意器件的放置位置很重要；
電容：使用小容值陶瓷電容，可以濾除高頻靜電分量，保護(hù)芯片等敏感電路不受靜電干擾損壞；
堵就是把通過(guò)該路徑上的靜電能量以熱能的形式進(jìn)行消耗；
磁珠：對(duì)靜電中的高頻成分有很好的吸收作用。
電阻：消耗所有頻率成分的靜電干擾；
防
1）使用屏蔽外殼，屏蔽罩等，防止靜電干擾耦合到敏感元件；
2）增大耦合距離，盡量遠(yuǎn)離干擾源；
設(shè)計(jì)思路
有了對(duì)上面失敗原因和整改思路的了解認(rèn)識(shí)，那么在產(chǎn)品設(shè)計(jì)的時(shí)候就有了更為清晰的指導(dǎo)。越早考慮EMC問(wèn)題，費(fèi)用越低，效率越高（費(fèi)效比規(guī)律）。所以在原理圖和PCB設(shè)計(jì)時(shí)，對(duì)可能引起靜電干擾問(wèn)題的部分要有具體的解決對(duì)策。這里只是簡(jiǎn)單羅列一些，僅供參考。最好能結(jié)合自己的產(chǎn)品總結(jié)出一個(gè)Checklist,設(shè)計(jì)的時(shí)候?qū)φ諜z查，那就非常nice了。
1、板卡接口良好的濾波以及鉗位措施；
2、板卡地平面劃分合理，盡量保證地平面低阻抗設(shè)計(jì)；
3、易受擾電路合理屏蔽；
4、電路功能設(shè)計(jì)上盡量避免使用沿觸發(fā)；
5、良好的鈑金設(shè)計(jì)；
6、線材加屏蔽或者加磁環(huán),以消除共模干擾；
7、整機(jī)線材和板卡分布合理，避免通過(guò)分布電容耦合影響其他電路；
8、單板布局中，要保證地平面的完整性；
9、單板設(shè)計(jì)中，走線盡量短、粗，盡量遠(yuǎn)離其他可能引入干擾的走線；
10、單板設(shè)計(jì)中，敏感信號(hào)必要的時(shí)候進(jìn)行包地處理，并在包地線上打地孔；
11、單板合理布局，盡量使信號(hào)環(huán)路最小；
12、單板合理布局，按照可能的干擾路徑，合理布局防護(hù)器件；
13、條件允許的情況下，盡量選擇ESD防護(hù)等級(jí)高的IC;
測(cè)試標(biāo)準(zhǔn)
以下是ESD測(cè)試的國(guó)家標(biāo)準(zhǔn)和國(guó)際標(biāo)準(zhǔn)，對(duì)具體標(biāo)準(zhǔn)的閱讀和理解，有助于幫助我們更高效的通過(guò)測(cè)試。
1）國(guó)家標(biāo)準(zhǔn)：GB/T 17626.2；
2）國(guó)際標(biāo)準(zhǔn):IEC61000-4-2；