“LDO輸入和輸出的電容到底怎么計(jì)算的？”可以說(shuō)這個(gè)問(wèn)題是很多小伙伴私底下問(wèn)的最多的一個(gè)問(wèn)題了！
今天核桃就和大伙來(lái)聊一聊這個(gè)問(wèn)題吧！一：按照芯片手冊(cè)來(lái)定這個(gè)是最快的方法了，如果是覺(jué)得計(jì)算的過(guò)程比較麻煩，或者是新手的話，那直接按照手冊(cè)給出的來(lái)配，不會(huì)有太大的問(wèn)題，比如常用的AMS1117，如下圖所示：
二：通過(guò)計(jì)算來(lái)定如果要按照計(jì)算來(lái)定的話，需要分輸入和輸出電容來(lái)分別計(jì)算。
（1）輸入電容首先要明白的是，輸入電容的主要是為了補(bǔ)償輸入電源的噪聲和電壓紋波。公式如下：
其中：I：LDO最大的負(fù)載電流（這個(gè)需要在設(shè)計(jì)電路的時(shí)候做好評(píng)估）t：輸入電壓的上升時(shí)間（典型值一般取LDO啟動(dòng)時(shí)間或者電壓階躍響應(yīng)時(shí)間，一般要求20us）ΔVin：輸入電壓允許的紋波（一般要求不高的話取輸入電壓的5%~10%問(wèn)題都不大）
（2）輸出電容輸出電容相對(duì)于輸入電容復(fù)雜一點(diǎn)，其中最為關(guān)鍵的一個(gè)考慮因素就是“瞬態(tài)響應(yīng)”。什么叫瞬態(tài)響應(yīng)？指的是：當(dāng)負(fù)載電流突然發(fā)生變化時(shí)，LDO輸出的電壓做出發(fā)應(yīng)所需要的時(shí)間。
計(jì)算公式如下：
其中：ΔI：負(fù)載電流最大階躍變化值Δt：電流變化時(shí)間ΔVout：輸出電壓允許的波動(dòng)（一般取輸出電壓的1%~5%）輸出電容還需考慮“穩(wěn)定性”，也就是說(shuō)輸出電容的等效電阻（ESR）需要滿足LDO的穩(wěn)定性要求，一般建議ESR≤1Ω，當(dāng)然了，具體也可以查看芯片手冊(cè)，按照手冊(cè)的建議來(lái)定。
選型：（1）對(duì)于體積有要求的或者PCB尺寸限制的，一般都是選擇MLCC（陶瓷電容）為主，MLCC的ESR比較低（<1Ω），比較適合小尺寸和快速響應(yīng)的場(chǎng)景下。
（2）鉭電容/電解電容比較適合用于低頻或者需要容值較高的場(chǎng)景下，當(dāng)然了，也需要綜合考慮，鉭電容價(jià)格比較高，但精度和容量密度都比電解電容高，鉭電容一般用在緊湊型的設(shè)備中，比如電腦。總結(jié)：
聲明：本內(nèi)容為作者獨(dú)立觀點(diǎn)，不代表電子星球立場(chǎng)。未經(jīng)允許不得轉(zhuǎn)載。授權(quán)事宜與稿件投訴，請(qǐng)聯(lián)系：editor@netbroad.com
