本專題將對屏蔽與防護電路中的常見問題進行匯總。通過討論干擾型噪聲，分析噪聲源、耦合通道與接收器三環(huán)節(jié)之間的關(guān)系，并以屏蔽為核心講解抑制干擾的方法。 由于內(nèi)容過多，本專題將會按照目錄進行一一闡述。如有問題，歡迎大家在評論區(qū)給我留言！
目錄：
- 容性耦合噪聲
- 靜電屏蔽指導(dǎo)原則
- PS——Analog and Digital shield short
- 磁場感應(yīng)噪聲
- 有源屏蔽和防護
- 總結(jié)
降低噪聲耦合的方法之一是“屏蔽”，本文重在說明如何正確利用屏蔽降低噪聲，主要包括容性耦合噪聲、磁耦合噪聲以及有源屏蔽和防護，同時提出指導(dǎo)原則與注意事項。
首先需要明確：屏蔽問題終究可以合理并解決，并不神秘，但是處理實際問題時并不總是直截了當(dāng)，必須具體問題具體分析；第一步必須識別噪聲源、接收器和耦合介質(zhì)，該步如果判斷錯誤，屏蔽和接地設(shè)計就會出錯，最終效果可能適得其反，甚至節(jié)外生枝。
屏蔽作用可從兩方面理解：第一，屏蔽可以將噪聲限制在某一有限的區(qū)域內(nèi)，從而避免其擴散并影響周圍電路，不過如果噪聲返回路徑規(guī)劃和實施不當(dāng)、接地錯誤或者連接不正確，則屏蔽所捕獲的噪聲仍然產(chǎn)生不利影響；第二，對于系統(tǒng)內(nèi)噪聲，可以在關(guān)鍵電路周圍實施屏蔽，以避免噪聲侵入電路的敏感部分，利用金屬盒子將電路包裹起來，以及利用電纜芯線的金屬包層均為應(yīng)用實例，同時連接屏蔽的位置和方法也很重要。
1、容性耦合噪聲（PS——Capacitive Coupling）
對于源自電場的噪聲，屏蔽工作原理如下：外部電位V1所產(chǎn)生的感應(yīng)電荷Q2無法存在于封閉導(dǎo)電表面之內(nèi)，具體如圖1所示。
圖1 電荷Q1無法在封閉金屬殼內(nèi)感應(yīng)電荷
由于不同電路之間的相互作用或者寄生效應(yīng)，雜散電容耦合可等效為圖2所示電路。圖中Vn表示噪聲源（如開關(guān)晶體管、TTL門電路等），Cs表示雜散電容，Z表示接收器阻抗（如高增益放大器輸入端與地之間的旁路電阻），Vno表示加在Z上的輸出噪聲電壓。
圖2 噪聲源與附近阻抗之間的容性耦合等效電路
該電路的噪聲電流為，則在接收器上產(chǎn)生的噪聲電壓為
。如果
，
（阻性），并且
頻率時的
，則輸出噪聲為
（等于
滿擺幅的0.2%，對于12位模數(shù)轉(zhuǎn)換器，相當(dāng)于
的誤差，
%）。即使雜散電容很小，也會對敏感電路產(chǎn)生影響。當(dāng)今電子系統(tǒng)通常包含低功耗（阻抗更高）、高速（節(jié)點雜散電容更小、信號邊沿更陡峭、信號頻率更高）和高分辨率（輸出噪聲容限更?。╇娐?，因此噪聲問題尤其應(yīng)該引起重視。
對圖2電路實施屏蔽后其等效電路變?nèi)鐖D3所示，假設(shè)屏蔽體阻抗為0，則在環(huán)路 內(nèi)流動的噪聲電流為
，而在環(huán)路
內(nèi)的噪聲電流為0——因為該環(huán)路中沒有信號源。由于噪聲電流為0，因此負載
上的噪聲電壓為0，如此敏感電路就被屏蔽體保護起來，不受噪聲源
影響。
圖3 噪聲源與阻抗Z之間加入屏蔽體之后圖2的等效電路
有無屏蔽體容性耦合測試電路分別如下圖所示：有屏蔽體時RL2兩端電壓近似為零——屏蔽體發(fā)揮功效；無屏蔽體、高頻時RL1電壓約為1V——與噪聲源幅度相同；當(dāng)輸入信號為100mV/1.3megHz時，有屏蔽體的負載電壓V(C2)約為1.5uV、無屏蔽體的負載電壓V(C1)約為20mV——屏蔽體效果明顯。
a、無屏蔽體測試電路
b、有屏蔽體測試電路
噪聲容性耦合測試電路
交流仿真設(shè)置
頻域測試波形
瞬態(tài)仿真設(shè)置
瞬態(tài)測試波形與數(shù)據(jù)
靜電屏蔽指導(dǎo)原則：
a、發(fā)揮靜電屏蔽體作用時必須將其連接到被屏蔽電路的參考電位上，如果信號參考電位為機殼或大地（即與金屬機殼/框架和/或大地相連），則屏蔽體必須接機殼或大地；但是如果信號參考電位不是大地，那么即便將屏蔽體接地也起不到屏蔽效果。
b、屏蔽導(dǎo)線必須單點連接到信號參考電位，如下圖所示。
圖4 電纜屏蔽體的接地方法
c、如果屏蔽體被隔斷成多個部分——例如使用連接器，應(yīng)該將各部分首尾相接，然后單點連接到信號參考電位，如下圖所示。
圖5 隔斷的屏蔽體必須相互連接
d、電路系統(tǒng)中需要測量的獨立信號有多少，屏蔽體就要有多少，二者必須一一對應(yīng)。每路信號都要有專用屏蔽體，除非多個信號源采用相同參考電位，否則任何一個屏蔽體都不要與其它屏蔽體相連；如果系統(tǒng)中有一個以上的信號地，如下圖所示，那么各屏蔽體應(yīng)分別連接到相應(yīng)參考電位。
圖6 多路信號應(yīng)該使用各自屏蔽體，各屏蔽體應(yīng)連接到相應(yīng)信號參考電位
e、屏蔽體決不能兩端接“地”，兩個“地”之間可能存在電位差，導(dǎo)致屏蔽體中產(chǎn)生電流，如下圖所示，該屏蔽電流激發(fā)的磁場將在屏蔽體內(nèi)感應(yīng)出噪聲電壓。
圖7 屏蔽體決不能多點接地
f、屏蔽體內(nèi)決不能有電流（后文所述情況除外），因為該電流將在被屏蔽體保護電路中產(chǎn)生感應(yīng)電壓。
g、屏蔽體與參考電位之間決不能存在電位差（本文后面所述防護電路除外），因為該電位差將會容性耦合至屏蔽體內(nèi)，若屏蔽體上電壓為Vs，則此時電路如下圖所示。
a 屏蔽體電位Vs
b 等效電路
圖8 屏蔽體與參考電位之間不能存在電位差
Vs產(chǎn)生的輸出噪聲電壓為：
其中V1表示開路信號電壓，Ro表示信號源阻抗，Csc表示屏蔽體與被屏蔽電路之間的容抗，Req表示Ro與負載RL的等效并聯(lián)電阻。假設(shè)1.5MHz頻率時的Vs=1V，Csc=200pF（10英尺電纜），R0=1000Ω，并且RL=10kΩ，則輸出噪聲電壓為0.86V；該原則經(jīng)常被忽視，但屏蔽體上的電壓可能帶來很大麻煩。
h、深入研究并掌握屏蔽體所捕獲的噪聲電流如何返回至“地”，如果返回不當(dāng)，屏蔽體上就會產(chǎn)生電壓，繼而耦合至其它電路或者耦合至其它屏蔽體；為使電感最小，屏蔽體的返回路徑必須盡量短。
未完待續(xù)，敬請關(guān)注！