朱振豪1992：
···dds理論精度是可以達(dá)到0.0001HZ的，甚至更高。但是僅限方波，正弦波我用8位DA最高只能做到0.01，這個(gè)我做過(guò)，因?yàn)闇y(cè)頻本身就先要把正弦變成方波，自身就存在誤差。（三相工頻信號(hào)源如下圖）[圖片] [圖片] [圖片] ·····至于你說(shuō)的64DDS我還真不知道啥意思。死區(qū)設(shè)置其實(shí)很簡(jiǎn)單，就是把信號(hào)上升沿延時(shí)一下就好了。建議你先看看純硬件的死區(qū)設(shè)置是怎么搞得？不過(guò)FPGA設(shè)置死區(qū)網(wǎng)上還真找不到。我給你發(fā)一個(gè)，你參考一下兄弟...modulesiqu(clk,out,in);//clk驅(qū)動(dòng)信號(hào)，in輸入信號(hào)，out輸出信號(hào)，count死區(qū)時(shí)間設(shè)定變量input clk,in;output out; reg out;reg[7:0]count;always@(posedgeclk) begin if(in==0) out=in; else begin count=count+1; if(count==10) begin out=1; count=0; end endend endmodule