伴隨著物聯(lián)網(wǎng)的不斷發(fā)展，人們對已建立節(jié)點(diǎn)提出了比傳統(tǒng)期望更高的需求，這也就要求工程師需要及時升級EDA工具并進(jìn)行設(shè)計(jì)升級。我們認(rèn)為，這是受兩個市場動態(tài)驅(qū)動的，正如下面的討論。物聯(lián)網(wǎng)節(jié)點(diǎn)生命延長帶來了一些有趣的物理驗(yàn)證，面向制造的設(shè)計(jì)（DFM），對于那些想要利用節(jié)點(diǎn)優(yōu)勢的人來說也是一個制造挑戰(zhàn)。

在歷史上，當(dāng)一個節(jié)點(diǎn)上線，就會被用于CMOS數(shù)字邏輯優(yōu)化。即工藝設(shè)計(jì)規(guī)則，所支持的設(shè)備類型，電壓等，都為這個應(yīng)用程序進(jìn)行調(diào)整。今天，已經(jīng)建立的生產(chǎn)線如65nm正在為不同產(chǎn)品的分類進(jìn)行“改良”?；旌闲盘朓C設(shè)計(jì)（如無線網(wǎng)絡(luò)，藍(lán)牙等）使用從來沒有設(shè)想過的產(chǎn)品的工藝和設(shè)計(jì)規(guī)則，這很常見。

除此之外，現(xiàn)下物聯(lián)網(wǎng)節(jié)點(diǎn)發(fā)展的另一個有趣變化是設(shè)計(jì)復(fù)雜性在增長。今天的65nm級片上芯片（SoC）具有更多的功率軌和多個功率域，因此在典型設(shè)計(jì)中，隨著IP模塊數(shù)量和類型的變化，設(shè)計(jì)復(fù)雜性不斷增加。我們稱這種現(xiàn)象為“先進(jìn)成熟節(jié)點(diǎn)?！?

既然你正在構(gòu)建的設(shè)計(jì)遠(yuǎn)比建立在此目標(biāo)上的第一個設(shè)計(jì)復(fù)雜，你的團(tuán)隊(duì)可能感到步履維艱，因?yàn)樗褂玫腅DA工具（5-10年前引入的版本）根本無法處理的新要求和復(fù)雜度。幸運(yùn)的是，全新的EDA工具自身帶有附加功能，能夠輕松地為先進(jìn)成熟節(jié)點(diǎn)進(jìn)行重新部署，可以有效提高設(shè)計(jì)團(tuán)隊(duì)的工作效率和設(shè)計(jì)質(zhì)量。

采用先進(jìn)成熟節(jié)點(diǎn)所帶來的常見功能包括：

?為確定與靜電放電保護(hù)、電過載、電遷移或者其他在單或多壓域有關(guān)的設(shè)計(jì)缺陷，而進(jìn)行可靠性檢查。

?處理電壓依賴性設(shè)計(jì)規(guī)則的能力，即間距規(guī)則依賴于設(shè)備和導(dǎo)線之間的電壓電勢。

?在感應(yīng)模擬電路中檢查設(shè)備對稱性的能力。

?模式匹配功能，以確定具體的形狀和結(jié)構(gòu)

?基于方程的設(shè)計(jì)規(guī)則，允許設(shè)計(jì)者定義像復(fù)雜的數(shù)學(xué)函數(shù)一樣的規(guī)則，能夠大大簡化規(guī)則定義從而提高準(zhǔn)確性。

最新和最偉大的IC設(shè)計(jì)與驗(yàn)證挑戰(zhàn)，并不是全在于最新和最偉大的工藝節(jié)點(diǎn)。競爭和市場需求也不斷使設(shè)計(jì)師挑戰(zhàn)已建立節(jié)點(diǎn)。此外，產(chǎn)業(yè)經(jīng)濟(jì)學(xué)和專門應(yīng)用程序在已建立節(jié)點(diǎn)的基礎(chǔ)上，正在創(chuàng)造越來越多的設(shè)計(jì)需求。已建立節(jié)點(diǎn)的物聯(lián)網(wǎng)市場潛力不斷增長，使這些節(jié)點(diǎn)遠(yuǎn)遠(yuǎn)超出了他們最初功能的設(shè)計(jì)難度和復(fù)雜性也隨之增。當(dāng)引入的是全新節(jié)點(diǎn)的時候，使用EDA工具的設(shè)計(jì)師面臨新現(xiàn)實(shí)所帶來的新挑戰(zhàn)。

總結(jié)

我們正在學(xué)習(xí)的EDA工具不凍結(jié)的節(jié)點(diǎn)，但必須提前在這些先進(jìn)節(jié)點(diǎn)的建立，就像他們在做的前沿節(jié)點(diǎn)。致力于先進(jìn)節(jié)點(diǎn)的設(shè)計(jì)團(tuán)隊(duì)，現(xiàn)在可以選擇升級他們的工具，使自己的工作更加輕松。