DSP是信號(hào)處理系統(tǒng)的簡(jiǎn)稱，在這個(gè)系統(tǒng)中，噪聲和EMI都是比較棘手的問(wèn)題。那么如何避免在系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題呢？本文將通過(guò)電源隔離和鎖相環(huán)的方法來(lái)進(jìn)行介紹。感興趣的朋友快來(lái)看一看吧。

電源隔離和鎖相環(huán)

如何實(shí)現(xiàn)最佳供電是控制噪聲和輻射的最大挑戰(zhàn)。動(dòng)態(tài)負(fù)載開關(guān)環(huán)境很復(fù)雜，包括的因素有：進(jìn)入和退出低功率模式；由總線競(jìng)用和電容器充電所引起的很大的瞬態(tài)電流；由于退耦和布線不合理引起較大的電壓下降；振蕩器使線性調(diào)節(jié)器輸出過(guò)載。

圖1：電源退耦

圖1給出了一個(gè)設(shè)計(jì)電流回路的實(shí)例，其中利用了電源線退耦。該例中的退耦電容盡可能靠近DSP。如果沒有退耦，動(dòng)態(tài)電流回路將較大，這將加大電源電壓的降幅，從而產(chǎn)生電磁輻射。

為PLL供電時(shí)，電源隔離是非常重要的，因?yàn)镻LL對(duì)噪聲非常敏感，并且對(duì)于穩(wěn)定系統(tǒng)來(lái)說(shuō)，要求抖動(dòng)非常低。你還需要選擇模擬的還是數(shù)字的PLL，模擬PLL對(duì)噪聲的敏感度比數(shù)字PLL要低。

圖2：PLL電源隔離

圖3：利用LDO實(shí)現(xiàn)PLL電源的隔離

如圖2所示的具有低截至頻率的∏型濾波器經(jīng)常被用來(lái)將PLL與系統(tǒng)中的其他高速電路隔離開。一個(gè)較好的辦法是利用一個(gè)低壓差（LDO）電壓調(diào)整器來(lái)獨(dú)立產(chǎn)生PLL的電源電壓，如圖5所示。該方法雖增加了成本，但確保了低噪聲和優(yōu)異的PLL性能。