電子技術(shù)的發(fā)展變化必然給板級設(shè)計(jì)帶來許多新問題和新挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導(dǎo)致低的布通率；其次，由于系統(tǒng)時(shí)鐘頻率的提高，引起的時(shí)序及信號完整性問題；第三，工程師希望能在 PC 平臺上用更好的工具完成復(fù)雜的高性能的設(shè)計(jì)。由此，我們不難看出，PCB 板設(shè)計(jì)有以下三種趨勢：

1、高速數(shù)字電路（即高時(shí)鐘頻率及快速邊沿速率）的設(shè)計(jì)成為主流。

2、產(chǎn)品小型化及高性能必須面對在同一塊 PCB 板上由于混合信號設(shè)計(jì)技術(shù)（即數(shù)字、模擬及射頻混合設(shè)計(jì)）所帶來的分布效應(yīng)問題。

3、設(shè)計(jì)難度的提高，導(dǎo)致傳統(tǒng)的設(shè)計(jì)流程及設(shè)計(jì)方法，以及 PC 上的 CAD 工具很難勝任當(dāng)前的技術(shù)挑戰(zhàn)。

以下介紹高速設(shè)計(jì)中使用的技巧。

一、高頻電路布線技巧

1）高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段

2）高頻電路器件管腳間的引線彎折越少越好 。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用 45°折線或圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號對外的發(fā)射和相互間的耦合

3）高頻電路器件管腳的引線越短越好

4）高頻電路器件管腳間的引線層間交替越少越好 。也即元件連接過程中所用的過孔（Via）越少越好 。據(jù)測，一個(gè)過孔可帶來約 05pF 的分布電容，減少過孔數(shù)能顯著提高速度

5）高頻電路布線，要注意信號線近距離平行走線所引入的串?dāng)_，若無法避免平行分布，可在平行信號線的反面布置大面積地來大幅度減少干擾 。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個(gè)層走線的方向務(wù)必取為相互垂直

6）對特別重要的信號線或局部單元實(shí)施地線包圍的措施

7）各類信號線走線不能形成環(huán)路，地線也不能形成電流環(huán)路

8）每個(gè)集成電路塊（IC）的附近應(yīng)設(shè)置至少一個(gè)高頻退耦電容，退耦電容盡量靠近器件的 Vcc

9）模擬地線（AGND）、數(shù)字地線（DGND）等接往公共地線時(shí)要采用高頻扼流這一環(huán)節(jié) 。在實(shí)際裝配高頻扼流環(huán)節(jié)時(shí)用的往往是中心穿有導(dǎo)線的高頻鐵氧體磁珠，可在原理圖中把它當(dāng)做電感，在 PCB 元件庫中單獨(dú)為它定義一個(gè)元件封裝，布線前把它手工移動到靠近公共地線匯合的合適位置上

二、PCB 中電磁兼容性（EMC）設(shè)計(jì)方法

PCB 的基材選擇及 PCB 層數(shù)的設(shè)置、電子元件選擇及電子元件的電磁特性、元件布局、元件間互連線的長寬等都制約著 PCB 的電磁兼容性。

PCB 上的集成電路芯片（IC）是電磁干擾（EMI）最主要的能量來源 。常規(guī)的電磁干擾（EMI）控制技術(shù)一般包括：元器件的合理布局、連線的合理控制、電源線、接地、濾波電容的合理配置、屏蔽等抑制電磁干擾（EMI）的措施都是很有效的，在工程實(shí)踐中被廣泛應(yīng)用。

1、高頻數(shù)字電路 PCB 的電磁兼容性（EMC）設(shè)計(jì)中的布線規(guī)則 

1）高頻數(shù)字信號線要用短線，一般小于 2inch（5cm），且越短越好

2）主要信號線最好集中在 PCB 板中心

3）時(shí)鐘發(fā)生電路應(yīng)在 PCB 板中心附近，時(shí)鐘扇出應(yīng)采用菊花鏈或并聯(lián)布線

4）電源線盡可能遠(yuǎn)離高頻數(shù)字信號線或用地線隔開，電源的分布必須是低感應(yīng)的（多路設(shè)計(jì)）。多層 PCB 板內(nèi)的電源層與地層相鄰，相當(dāng)于一個(gè)電容，起到濾波作用 。同一層上的電源線和地線也要盡可能靠近 。電源層四周銅箔應(yīng)該比地層縮進(jìn) 20 倍于兩個(gè)平面層之間距離的尺寸，以確保系統(tǒng)有更好的 EMC 性能 。地平面不要分割，高速信號線如果要跨電源平面分割，應(yīng)該緊靠信號線放置幾個(gè)低阻抗的橋接電容

5）輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行 。最好加線間地線，以免發(fā)生反饋耦合

6）當(dāng)銅箔厚度為 50um、寬度為 1~15mm 時(shí)，通過 2A 的電流，導(dǎo)線溫度<3

7）PCB 板的導(dǎo)線盡可能用寬線，對于集成電路，尤其是數(shù)字電路的信號線，通常選用 4mi1~12mil 導(dǎo)線寬度，電源線和地線最好選用大于 40mil 的導(dǎo)線寬度 。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定，通常選用 4mil 以上的導(dǎo)線間距 。為減小導(dǎo)線間的串?dāng)_，必要時(shí)可增加導(dǎo)線間的距離，安插地線作為線間隔離

8）在 PCB 板的所有層中，數(shù)字信號只能在電路板的數(shù)字部分布線，模擬信號只能在電路板的模擬部分布線 。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有因難時(shí)可部分串聯(lián)后再并聯(lián)接地 。實(shí)現(xiàn)模擬和數(shù)字電源分割，布線不能跨越分割電源之間的間隙，必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上

9）在 PCB 中由電源和地造成的電磁兼容性問題主要有兩種，一種是電源噪聲，另一種是地線噪聲 。根據(jù) PCB 板電流的大小，盡量加大電源線寬度，減小環(huán)路電阻 。同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力 。目前，電源和地平面的噪聲只能通過對原型產(chǎn)品的測量或由有經(jīng)驗(yàn)的工程師憑他們的經(jīng)驗(yàn)把退耦電容的容量設(shè)定為默認(rèn)的值

2、高頻數(shù)字電路 PCB 的電磁兼容性（EMC）設(shè)計(jì)中的布局規(guī)則

1）電路的布局必須減小電流回路，盡可能縮短高頻元器件之間的連線，易受干擾的元器件距離不能太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離

2）按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向

3）以每個(gè)功能電路的核心元件為中心，圍繞它來進(jìn)行布局 。元器件應(yīng)均勻、整齊、緊湊地排列在 PCB 上，盡量縮短各元器件之間的引線連接

4）將 PCB 分區(qū)為獨(dú)立的合理的模擬電路區(qū)和數(shù)字電路區(qū)，A/D 轉(zhuǎn)換器跨分區(qū)放置

5）PCB 電磁兼容設(shè)計(jì)的常規(guī)做法之一是在 PCB 板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐笋铍娙?