
中國,北京 - 2021年11月23日-智能系統(tǒng)連接解決方案的先驅 Astera Labs 今日宣布為 Compute Express Link (CXL) 1.1/2.0 互連推出全新 Leo Memory Accelerator Platform,該平臺可為處理器、工作負載加速器和智能 I/O 設備實現(xiàn)強大的分解內(nèi)存池化和擴展。Leo 解決了處理器的內(nèi)存帶寬瓶頸和容量限制,同時提供了對大規(guī)模企業(yè)和云服務器部署來說至關重要的內(nèi)置機群管理(Fleet Management)和深度診斷功能。
Astera labs 首席執(zhí)行官 Jitendra Mohan 表示:“CXL 是超大規(guī)模數(shù)據(jù)中心的真正顛覆者,提供內(nèi)存擴展和池化功能,可為以數(shù)據(jù)為中心的可組合計算基礎架構新時代提供支持。我們與領先的處理器供應商、系統(tǒng) OEM 和戰(zhàn)略云客戶同步開發(fā)了 Leo SoC 平臺,以推出下一代內(nèi)存互連解決方案?!?
CXL 是一個基礎標準,并已證實是實現(xiàn)云端人工智能愿景的關鍵推動因素。Astera Labs 為這項激動人心的技術做出了驕人貢獻,并且正在與業(yè)界主要領導者合作開發(fā) CXL 技術,以加快強大生態(tài)系統(tǒng)的開發(fā)和部署。
Intel 技術計劃總監(jiān) Jim Pappas 表示:“CXL 的推出為在 CPU 與加速器之間建立統(tǒng)一且連貫的內(nèi)存空間奠定了重要能力基礎,這一創(chuàng)新將徹底改變未來幾年數(shù)據(jù)中心服務器架構的構建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生態(tài)系統(tǒng)在主機與附屬設備之間實現(xiàn)共享內(nèi)存空間的一個重要推動因素?!?
作為業(yè)界首個實施 CXL.memory (CXL.mem) 協(xié)議的 CXL SoC 解決方案,Leo CXL Memory Accelerator Platform 支持 CPU 訪問并管理 CXL 附加的 DRAM 和持久內(nèi)存,從而能夠在不影響性能的情況下大規(guī)模高效利用集中式內(nèi)存資源。
AMD 客戶兼容性總監(jiān) Michael Hall 表示:“AMD 認識到 CXL 為異構計算帶來的巨大價值,可通過資源分解來滿足行業(yè)對增加計算容量和加快數(shù)據(jù)處理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之類的解決方案對于在 AMD 處理器、加速器和內(nèi)存擴展之間實現(xiàn)更緊密的耦合來說至關重要。”
由 IC 和硬件組成的 Leo Platform 將整體內(nèi)存帶寬提高了 32 GT/s/Lane,容量提高多達 2TB,同時保持超低延遲,并提供服務器級別的 RAS 功能,以實現(xiàn)強大而可靠的云規(guī)模操作。
Arm 戰(zhàn)略細分市場高級總監(jiān) John DaCosta 表示:“為了繼續(xù)推動異構計算的快速增長,我們需要消除一些障礙,比如跨一般企業(yè)、超大規(guī)模企業(yè)、存儲和加速器應用來擴展內(nèi)存和實現(xiàn)高速互連的成本。Arm 認為 CXL 是該領域的重要推動力,Astera Labs 的新平臺有助于利用基于 Arm® 的技術來解決云和邊緣計算數(shù)據(jù)中心的這些需求?!?
Astera Labs 憑借其無與倫比的 CXL 連接專業(yè)知識以及對無縫生態(tài)系統(tǒng)互操作性的關注,繼續(xù)推動下一波超大規(guī)模的數(shù)據(jù)中心創(chuàng)新。
CXL Consortium 總裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成員,在實現(xiàn)異構計算架構的連接方面貢獻了自己的專長。我們很高興看到 Astera Labs 推出其首個 CXL 內(nèi)存擴展和池化解決方案,為快速擴展的 CXL 生態(tài)系統(tǒng)提供支持。”
基于在 Aries CXL Smart Retimers 上取得的成功,Leo CXL Memory Accelerator Platform 擴展了 Astera Labs 的解決方案系列,釋放了 CXL 互連的真正潛力。公司的突破性解決方案組合現(xiàn)在包含多個優(yōu)秀產(chǎn)品系列,可為基于復雜異構計算架構和可組合分解拓撲并以數(shù)據(jù)為中心的現(xiàn)代系統(tǒng)建立連接。
如需了解有關 CXL 連接解決方案的更多信息,請訪問 www.AsteraLabs.com 或聯(lián)系 info@AsteraLabs.com。
相關資源:
? 利用 Astera Labs 的專用連接解決方案釋放 CXL? 的全部潛力(視頻)
? Leo CXL? Memory Accelerator Platform 簡介和 CXL 互操作演示(視頻)
? 建立連接是利用數(shù)據(jù)改變世界的關鍵(文章)
聲明:本內(nèi)容為作者獨立觀點,不代表電源網(wǎng)。本網(wǎng)站原創(chuàng)內(nèi)容,如需轉載,請注明出處;本網(wǎng)站轉載的內(nèi)容(文章、圖片、視頻)等資料版權歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認,避免給雙方造成不必要的經(jīng)濟損失,請電郵聯(lián)系我們,以便迅速采取適當處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
意法半導體首個硅光技術PIC100具有優(yōu)異的性能和能效,勾勒出硅光技術在數(shù)據(jù)中心市場上的發(fā)展前景 | 25-04-29 15:08 |
---|---|
Rambus 通過新一代CryptoManager安全IP解決方案增強數(shù)據(jù)中心與人工智能保護 | 25-04-16 14:18 |
數(shù)據(jù)中心電源革命:德州儀器以高集成化與高頻技術推動效率躍升 | 25-04-14 10:32 |
數(shù)據(jù)中心現(xiàn)場能源:探索未來的全新供電解決方案 | 25-04-11 17:27 |
德州儀器推出新款電源管理芯片,可提高現(xiàn)代數(shù)據(jù)中心的保護級別、功率密度和效率水平 | 25-04-09 16:50 |
微信關注 | ||
![]() |
技術專題 | 更多>> | |
![]() |
技術專題之EMC |
![]() |
技術專題之PCB |