對于一般板對板io輸出增加驅(qū)動和抗干擾電路，大家應(yīng)該遇到很多這種情況，然后應(yīng)該也遇到過很多問題了。

     之前設(shè)計電路的時候，我也沒想過系統(tǒng)性問題，然后板子回來的時候，特別是聯(lián)調(diào)的時候，SOC和MCU的io口很容易受到影響，特別是大功率器件和EMC測試的時候，很容易受到干擾出現(xiàn)BUG。

       比如說會出現(xiàn)，io電平會出現(xiàn)尖峰或者回勾或者是出現(xiàn)reset復(fù)位等等，現(xiàn)象千奇百怪，問題很多，有時候我們在百思不得其解的時候，想不通問題在哪里，有沒有考慮過相關(guān)設(shè)計合理不合理，多數(shù)人只會將設(shè)計為連連看，信號通了就可以了，多數(shù)時候可以將連接的線束和走線盡量走粗點，或者用帶屏蔽的線，多數(shù)時候節(jié)約成本或者忽視某個設(shè)計細節(jié)的時候，就會出現(xiàn)問題，這個時候大多數(shù)可能是你設(shè)計的信號受到了其他信號的干擾。以我個人經(jīng)驗來看，以后從來不注重理論與實踐的結(jié)合，多數(shù)時候憑感覺然后嘗試，有時候催的很急，都是找臨時整改方案暫時解決了問題，后期又會復(fù)發(fā)，實則設(shè)計受干擾能力較弱。

今天給大家介紹下一般io口的設(shè)計處理方式

對于板端或者板對板的io口，需要增加驅(qū)動能力，最簡單的是加上拉電阻，當(dāng)然還有使用緩沖器buff或者其他驅(qū)動器來增加驅(qū)動能力，或者將io分成差分信號減小干擾和毛刺等問題，這些問題可見后面的篇幅。

對于一般的MCU的io口增加的去耦電容為0.1uf，關(guān)于為什么使用0.1uf的請移步之前的文章介紹，前端增加寄生電容較小的TVS管，或者合適的RC電路，減小干擾。