對(duì)于一般板對(duì)板io輸出增加驅(qū)動(dòng)和抗干擾電路，大家應(yīng)該遇到很多這種情況，然后應(yīng)該也遇到過很多問題了。

     之前設(shè)計(jì)電路的時(shí)候，我也沒想過系統(tǒng)性問題，然后板子回來的時(shí)候，特別是聯(lián)調(diào)的時(shí)候，SOC和MCU的io口很容易受到影響，特別是大功率器件和EMC測(cè)試的時(shí)候，很容易受到干擾出現(xiàn)BUG。

       比如說會(huì)出現(xiàn)，io電平會(huì)出現(xiàn)尖峰或者回勾或者是出現(xiàn)reset復(fù)位等等，現(xiàn)象千奇百怪，問題很多，有時(shí)候我們?cè)诎偎疾坏闷浣獾臅r(shí)候，想不通問題在哪里，有沒有考慮過相關(guān)設(shè)計(jì)合理不合理，多數(shù)人只會(huì)將設(shè)計(jì)為連連看，信號(hào)通了就可以了，多數(shù)時(shí)候可以將連接的線束和走線盡量走粗點(diǎn)，或者用帶屏蔽的線，多數(shù)時(shí)候節(jié)約成本或者忽視某個(gè)設(shè)計(jì)細(xì)節(jié)的時(shí)候，就會(huì)出現(xiàn)問題，這個(gè)時(shí)候大多數(shù)可能是你設(shè)計(jì)的信號(hào)受到了其他信號(hào)的干擾。以我個(gè)人經(jīng)驗(yàn)來看，以后從來不注重理論與實(shí)踐的結(jié)合，多數(shù)時(shí)候憑感覺然后嘗試，有時(shí)候催的很急，都是找臨時(shí)整改方案暫時(shí)解決了問題，后期又會(huì)復(fù)發(fā)，實(shí)則設(shè)計(jì)受干擾能力較弱。

今天給大家介紹下一般io口的設(shè)計(jì)處理方式

對(duì)于板端或者板對(duì)板的io口，需要增加驅(qū)動(dòng)能力，最簡單的是加上拉電阻，當(dāng)然還有使用緩沖器buff或者其他驅(qū)動(dòng)器來增加驅(qū)動(dòng)能力，或者將io分成差分信號(hào)減小干擾和毛刺等問題，這些問題可見后面的篇幅。

對(duì)于一般的MCU的io口增加的去耦電容為0.1uf，關(guān)于為什么使用0.1uf的請(qǐng)移步之前的文章介紹，前端增加寄生電容較小的TVS管，或者合適的RC電路，減小干擾。