01 什么是壓降?
壓降電壓 Vdrop 是指為實現(xiàn)正常穩(wěn)壓,輸入電壓 VIN 必須高出所需輸出電壓 VOUT的最小壓差。
02 壓降在數(shù)據(jù)手冊中如何體現(xiàn)?
以經(jīng)典LDO AMS1117-3.3為例,在數(shù)據(jù)手冊中其Vdrop電壓在0.8A時為1.1V,意味著想要輸獲得3.3V-0.8A的功率輸出,在不考慮溫度等其他影響條件下,VIN至少要等于3.3+1.1=4.4V。
TI的LM1117的Vdrop曲如下圖,可以看出壓降基本在0.8V以上。
而TI的LP5907作為超低壓降LDO,其Vdop曲線如下圖,在其滿負(fù)載250mA時其壓降也僅僅為130mA,適合在低壓場合使用。
此外,還有其他因素影響壓降,如下圖,相同負(fù)載下,溫度越高,壓降Vdrop越大。
03 決定壓降的因素是什么?
輸出電流是Vdrop的一大影響因素,但其決定因素是LDO 的架構(gòu)。為說明原因,我們分別介紹PMOS結(jié)構(gòu)LDO與NMOS型LDO,并對比其工作情況。
圖2 PMOS型LDO
PMOS型號LDO穩(wěn)壓輸出原理:當(dāng)Vout小于Vref+(1+R1/R2),即FB小于Vref,運放VP小于VN,運放輸出電壓Vg減小,Vin不變,即Vs不變,則|Vgs|=|Vg-Vs|增大,所以MOS的Vds減小,Vout=VIN-Vds增大,產(chǎn)生了負(fù)反饋;反過來同理。
因為運放輸出電壓最低是0V,所以VGS最大值為VIN-0=VIN,即Vds有限小,Vdrop就等于Vds,這就是PMOS的Vdrop有限小的原因。同時,當(dāng)輸出電流增大時,Vgs也需等大,依舊是同樣的原因,輸出電流也有限大。為什么數(shù)據(jù)手冊上給的Vdrop要限制輸出電流為0.8A?正是由于輸出電流和Vdrop都受運放最小輸出電壓限制。
同時由于VGS的最大值等于VIN,所以PMOS型LDO在大電壓輸入的場合更能獲得低的Vdrop。
圖3 NMOS型LDO
與PMOS相似的負(fù)反饋,不再贅述,不同的是,NMOS型的Vgs因為Vg受運放最大輸出電壓Vg的影響,Vg是有限大,所以Vdrop=Vds有限小。
04 LDO是如何盡量降低壓降的
了解了NMOS和PMOS型LDO的控制邏輯后我們可以輕易得出降低Vdrop的方法-增大|Vgs|,以NMOS型LDO為例,除了選取低Vgs的MOS以外,同種MOS的情況下,由于Vs=VIN,這個設(shè)計時無法控制,因此LDO設(shè)計者可以通過增大Vg來增大Vgs,一般有以下兩種方法。
①. 為運放增加專用的輔助電源Vbias,此電源大于輸入電壓,因此運放可以盡量提高Vg。
②. 更簡單的方法是加入電荷泵提高運放供電電壓,以此來提高運放輸出高Vg的能力。