DC-DC的電路比LDO會復雜很多，噪聲也更大，布局和layout要求更高，layout的好壞直接影響DC-DC的性能，所以了解DC-DC的layout至關重要。

一、Bad Layout

EMI，DC-DC的SW管腳上面會有較高的dv/dt， 比較高的dv/dt會引起比較大的EMI干擾；

地線噪聲，地走線不好，會在地線上面會產(chǎn)生比較大的開關噪聲，而這些噪聲會影響到其它部分的電路；

布線上產(chǎn)生電壓降，走線太長，會使走線上產(chǎn)生壓降，而降低整個DC-DC的效率；

二、一般原則

開關大電流回路盡量短；

信號地和大電流地（功率地）單獨走線，并在芯片GND處單點連接；

① 開關回路短

　　下圖中紅色LOOP1為DC-DC高邊管導通，低邊管關閉時的電流流向；綠色LOOP2的為高邊管關閉，低邊管開啟時的電流流向；

　　為使這兩個回路盡量小，引入更少的干擾，需要遵從如下幾點原則：

　　電感盡量靠近SW管腳；

　　輸入電容盡量靠近VIN管腳；

　　輸入輸出電容的地盡量靠近PGND腳；

　　使用鋪銅的方式走線；

為什么要這么做？

　　走線過細過長會增大阻抗，大電流在此大阻抗上會產(chǎn)生比較高的紋波電壓；

　　走線過細過長會增大寄生電感，此電感上耦合開關噪聲，影響DC-DC穩(wěn)定性，造成EMI問題；

　　寄生電容和阻抗會增大開關損耗和導通損耗，影響DC-DC效率；

② 單點接地

　　單點接地，指的是信號地和功率地進行單點接地，功率地上會有比較大的開關噪聲，所以需要盡量避免對敏感小信號造成干擾，如FB反饋管腳。

　　大電流地：L，Cin，Cout，Cboot連接到大電流地的網(wǎng)絡；

　　小電流地：Css，Rfb1，Rfb2單獨連接到信號地的網(wǎng)絡；

下圖是TI的一個開發(fā)板的layout，紅色為上管開時的電流路徑，藍色為下管開時的電流路徑；如下的layout有如下比較好的優(yōu)點：

　　① 輸入輸出電容的GND用銅皮進行連接，擺件時，兩者的地盡量放一起；

　?、?DC-DC Ton和Toff時的電流路徑都很短；

　?、?右邊小信號是單點接地，距離比較遠，免受左邊大電流開關噪聲的影響；

TPSM82866C評估板

PCB Layouts

三、實例

如下給出一個典型DC-DC BUCK電路的layout，SPEC中給出如下幾點：

　　輸入電容，高邊MOS管，和續(xù)流二極管形成的開關回路盡可能小和短；

　　輸入電容盡可能靠近Vin Pin腳；

　　確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；

　　SW遠離敏感信號，如FB；

　　將VIN、SW，特別是GND分別連接到一個大的銅區(qū)，以冷卻芯片，提高熱性能和長期可靠性；

　　DC-DC BUCK典型電路

　　layout指導

四、小結(jié)

DC-DC電路的layout至關重要，直接影響到DC-DC的工作穩(wěn)定性和性能，一般DC-DC芯片的SPEC都會給出layout指導，可參考進行設計。