接上FPGA的IO接口標(biāo)準(zhǔn)歸納（一）
九、 Mini-LVDS
迷你lvds是TFT液晶顯示器中從時序控制器到列驅(qū)動程序的單向接口,并在德州儀器標(biāo)準(zhǔn) SLDA007A 中指定。
此接口也由LVDS演化而來，主要是降低信號擺壓幅度，降低EMI，以適應(yīng)更高的傳輸頻率。專用于液晶顯示應(yīng)用。
十、 Sub-LVDS
同樣，Sub-LVDS一樣屬于LVDS標(biāo)準(zhǔn)的一個子集，提供了更低的電壓擺幅和工模電壓。和LVDS的350mV相比，Sub-LVDS可以提供200mV更低的差分壓幅。同時，Sub-LVDS的共模電壓為0.9V，而LVDS的共模電壓為1.25V。同樣在低功耗，低EMI的需求中，表現(xiàn)出色。
十一、 Point-to-Point Differential Signaling (PPDS)
PPDS是美國國家半導(dǎo)體公司(National Semiconductor Corporation)推出的下一代RSDS標(biāo)準(zhǔn)。是用來接口到下一代LCD接口驅(qū)動器。這是比較新一代的傳輸標(biāo)準(zhǔn)。
十二、 Scalable Low-Voltage Signaling (SLVS)
SLVS是一種芯片到芯片的信號標(biāo)準(zhǔn)，設(shè)計(jì)以最大的性能和最小的功耗，繼承了LVDS的低噪聲敏感性。該標(biāo)準(zhǔn)的特點(diǎn)是相對于700 mV的LVDS擺動，縮小了400 mV的信號壓擺 并包括一個地面參考。同樣多用于芯片級別的圖像數(shù)據(jù)的傳輸。
十三、 High-Speed Current Steering Logic (HCSL)
HCSL是一種在PCI Express應(yīng)用中使用的差分輸出標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)的共模范圍從250 mV到550 mV。主要優(yōu)點(diǎn)包括更好的驅(qū)動長線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本。
十四、 Bus-LVDS (B-LVDS)/Multipoint LVDS (M-LVDS)
B-LVDS是基于LVDS技術(shù)的總線接口電路，M-LVDS規(guī)范將LVDS標(biāo)準(zhǔn)擴(kuò)展到高性能多點(diǎn)總線應(yīng)用。多點(diǎn)和多點(diǎn)總線配置可以包含驅(qū)動程序、接收器和收發(fā)器的任一組合。LVDS驅(qū)動器提供B-LVDS和M-LVDS所需的更高的驅(qū)動電流，以適應(yīng)總線加載。這些驅(qū)動器需要串聯(lián)終端，以更好的信號質(zhì)量和電壓擺幅控制。驅(qū)動程序可以位于總線上的任何位置，因此在總線的兩端也需要終止。將LVDS基于總線化以及多點(diǎn)傳輸化的應(yīng)用。
十五、 Low-Voltage Positive Emitter-Coupled Logic (LVPECL)
LVPECL是一個3.3 V的差分信號標(biāo)準(zhǔn)，通過一對信號線傳輸一個數(shù)據(jù)位，因此每個輸入或輸出需要兩個引腳。兩條信號線之間的電壓擺動約為850 mV。多用于差分晶振的實(shí)現(xiàn)。
十六、 Mobile Industry Processor Interface (MIPI) D-PHY
MIPI是一個串行通信接口，用于相機(jī)和顯示器應(yīng)用（多用于移動設(shè)備）。其標(biāo)準(zhǔn)來源于MIPI聯(lián)盟，即移動產(chǎn)業(yè)處理器接口（Mobile Industry Processor Interface 簡稱MIPI）聯(lián)盟。
以上主要介紹了大部分FPGA所支持的I/O接口標(biāo)準(zhǔn)。當(dāng)然了，不同的FPGA其使用規(guī)則也會有些微不同。后面會專門介紹xlinx系列的FPGA的硬件部分的設(shè)計(jì)。