關(guān)于半橋LLC的工作原理在網(wǎng)上已有大量的資料，在這里就不多贅述了，請(qǐng)大家自行進(jìn)行查閱，本章節(jié)主要涉及半橋LLC的控制方法及其實(shí)現(xiàn)，半橋LLC按電路結(jié)構(gòu)可以分為對(duì)稱半橋LLC和非對(duì)稱半橋LLC，如下：

非對(duì)稱半橋LLC

對(duì)稱半橋LLC

對(duì)稱半橋LLC和非對(duì)稱半橋LLC的本質(zhì)沒有差別，對(duì)稱半橋?qū)r諧振電容一分為二（Cr1+Cr2），使電路處于一種對(duì)稱的結(jié)構(gòu)，但是電容容量與非對(duì)稱半橋是一樣的。目前市面上很多使用這種對(duì)稱半橋LLC的拓?fù)浣Y(jié)構(gòu)，主要原因是在諧振電容上做鉗位處理更容易（并聯(lián)鉗位二極管），抗紋波電流能力更強(qiáng)，諧振腔LrCr的取值更容易；還有一個(gè)有點(diǎn)是可以減小母線電容的紋波，非對(duì)稱半橋LLC是半個(gè)周期取一次電，而對(duì)稱半橋LLC從工作原理分析上看部分能量可以回饋給母線電容。

工作原理如下：

第一階段：Q1導(dǎo)通，Q2截止，輸入電源Vin經(jīng)過諧振電感Lr給諧振電容C2進(jìn)行充電，C2電容電壓上升；同時(shí)C1電容放電，C1電容電壓下降。

第二階段：Q1截止，Q2截止。由于諧振電感電流不能突變，Lr電流依然為正，只是逐漸減小，C2充電電流也逐漸減小，C2電壓依然增加，C1電容依然處于放電狀態(tài)（路徑如紅色箭頭）。此時(shí)Q2管的體二極管導(dǎo)通，為Q2實(shí)現(xiàn)ZVS提供條件。

第三階段：Q1截止，Q2導(dǎo)通。由于之前Q2體二極管導(dǎo)通，經(jīng)過死區(qū)時(shí)間后Q2實(shí)現(xiàn)了ZVS。此時(shí)諧振電容C2等效為一個(gè)電壓源，上正下負(fù)，與諧振電感Lr產(chǎn)生諧振。Lr電流減小至零后反相逐漸增大。C2電容處于放電狀態(tài)（藍(lán)色路徑），所以C1電容處于充電（紅色路徑）。

仿真波形如下：

下面對(duì)對(duì)稱半橋LLC的控制方法進(jìn)行說明（非對(duì)稱半橋LLC同理）

1.對(duì)稱半橋的對(duì)稱PWM發(fā)波

由于LLC控制是PFM控制方式來進(jìn)行輸出電壓的穩(wěn)定，所以在進(jìn)行調(diào)制時(shí)是頻率在變化，而占空比不變，為了防止直通，留有一定的死區(qū)時(shí)間。所謂對(duì)稱發(fā)波，就是上下橋臂的占空比始終都是一樣的，在PFM控制方式時(shí)，占空比始終都是50%，如下（可以采用獨(dú)立模式或者中心對(duì)稱模式，互補(bǔ)輸出）

當(dāng)LLC電路在輸出低壓時(shí)，需要提高工作頻率，在現(xiàn)在的技術(shù)下，功率管的開關(guān)最高頻率是受到限制的，我們一般無法讓輸出電壓全范圍都工作在PFM態(tài)，特別是在數(shù)字電路控制中，由于DSP工作頻率和資源的限制，電路的最高工作頻率將會(huì)進(jìn)一步受到限制。所有由于LLC電路自身的工作特性，都要結(jié)合PFM和PWM兩種工作模式，實(shí)現(xiàn)低壓輕載下的輸出調(diào)節(jié)。如下（配置方式為PG1采用獨(dú)立或者中心對(duì)稱工作模式，推挽輸出）

從上圖可以看出，在整個(gè)PFM+PWM調(diào)制過程中，上下橋臂占空比始終是相等的，但是在PWM工作狀態(tài)下將會(huì)遇到兩個(gè)重要的問題：LLC電路PWM工作狀態(tài)的非單調(diào)性和PWM態(tài)的電流諧振問題。下面對(duì)其進(jìn)行分析，如下圖

1）非單調(diào)性分析

圖中Q1，Q2占空比D1，D2分別是,但是時(shí)間段內(nèi)，Q2的二極管反向續(xù)流，在這段時(shí)間內(nèi)任何點(diǎn)導(dǎo)通Q2，諧振電流的波形不會(huì)有變化，也就是說，Q2在任意時(shí)刻給出驅(qū)動(dòng)信號(hào)，傳遞到副邊的能量均相同，得到的輸出電壓也相同。同樣內(nèi)Q1任何時(shí)間導(dǎo)通Q1也不會(huì)影響諧振電流。換句話說，調(diào)節(jié)占空比，從50%-～ 50％變化，輸出電壓不會(huì)變化。這就是LLC電路PWM態(tài)的不單調(diào)問題。如果功率管的Cds1，Cds2，二極管反向恢復(fù)時(shí)間增大，從Q1關(guān)斷到Q2電流反向的時(shí)間隨之增大，即變長，不可控的非單調(diào)區(qū)域增大。

2）LLC諧振電流問題分析

LLC電路工作在PWM狀態(tài)，在t1時(shí)刻Q1關(guān)斷，諧振電流通過Q2的反向二極管續(xù)流，由于諧振電流比較小，t2時(shí)刻諧振電流降到0。諧振電流到零后，諧振電感Lr,激磁電感Lm,諧振電容Cr，以及上下管的輸出電容Coss，組成串聯(lián)諧振。在輸入電壓的激勵(lì)下，諧振電流過零后反向增加。如果Q2管在電流為正的時(shí)刻t3開通，就失去了ZVS開通。同理，Q2管在t4時(shí)刻關(guān)斷，諧振電流在t5降到0，繼續(xù)諧振，如果Q1在t6時(shí)刻開通時(shí)諧振電流為正，同樣失去ZVS造成硬開通。同時(shí)由于類似于直通的效果會(huì)引起非常大的電流尖峰。這樣不但開關(guān)損耗會(huì)變大，而且引入諧波干擾，由于電路寄生電感的存在，這個(gè)很高的di/dt會(huì)在電流通路上產(chǎn)生電壓尖峰，在高頻的情況下，驅(qū)動(dòng)電壓波形會(huì)受到比較大的影響，會(huì)影響到電路的可靠性。

2.對(duì)稱半橋LLC的非對(duì)稱互補(bǔ)發(fā)波

為了解決上述增益非單調(diào)性和諧振電流的問題，可以采用在輸出低壓輕載的情況下功率管采用互補(bǔ)的非對(duì)稱發(fā)波方式，如下圖所示，上管Q1的控制波形Vgs1（黃色）占空比減少，而以其互補(bǔ)的Vgs2（紅色）控制下管Q2，兩者之間有個(gè)死區(qū)時(shí)間。當(dāng)上橋臂關(guān)斷后，下橋臂經(jīng)過死區(qū)時(shí)間立刻導(dǎo)通，一直到一個(gè)開關(guān)周期完成。

采用對(duì)稱半橋非對(duì)稱的發(fā)波方式仿真如下

從仿真波形上看，在非對(duì)稱PWM發(fā)波方式下，上下管都可以實(shí)現(xiàn)ZVS導(dǎo)通，這樣就解決了對(duì)稱PWM態(tài)下諧振的問題。不過由于非對(duì)稱發(fā)波自身的特點(diǎn)，也帶來了其他的不良影響：

1）非對(duì)稱發(fā)波對(duì)驅(qū)動(dòng)電路，主要是浮充驅(qū)動(dòng)電路工作有影響；

如果選擇下管導(dǎo)通時(shí)間短，上管導(dǎo)通時(shí)間長，且非對(duì)稱程度非常高時(shí)，需要特別注意下管的最小占空比可能影響自舉電容的充電過程。

2）對(duì)MOSFET電流應(yīng)力有影響；

3）對(duì)輸出二極管電流應(yīng)力有影響；

4）對(duì)諧振電感和變壓器熱設(shè)計(jì)有影響。

數(shù)字化LLC其他資源配置及其軟件算法實(shí)現(xiàn)

1.AD采樣配置

AD采樣配置主要涉及的問題是AD采樣頻率，環(huán)路反饋量（輸出電壓和輸出電流）采樣時(shí)刻，以及采樣精度的確定。

（1）AD采樣頻率選擇

在數(shù)字控制中一般AD采樣頻率等于環(huán)路計(jì)算的頻率，當(dāng)然也可以大于環(huán)路計(jì)算頻率，小于環(huán)路計(jì)算頻率的話就會(huì)使得過高的計(jì)算頻率沒有必要。

由于半橋LLC拓?fù)涫亲冾l控制的，如果AD采樣是按環(huán)路計(jì)算頻率定頻采樣的話，輸出電流在每個(gè)開關(guān)周期內(nèi)的AD采樣時(shí)刻是一直在變化的，這就會(huì)產(chǎn)生拍頻現(xiàn)象。為了消除這個(gè)拍頻現(xiàn)象，可以將AD采樣改為PG模塊來觸發(fā)，這樣AD采樣頻率就保持和開關(guān)頻率相同，大于計(jì)算頻率，在每個(gè)開關(guān)周期內(nèi)采樣點(diǎn)的位置是不變的。

（2）采樣時(shí)刻

一般數(shù)字控制中希望反饋量能夠在環(huán)路計(jì)算要用到時(shí)剛剛采樣完，使得環(huán)路的相位延遲盡可能小，同時(shí)希望AD采樣轉(zhuǎn)換的時(shí)間能夠包含在環(huán)路計(jì)算周期里面，這也是為了減小相位延遲。當(dāng)然，這并不是必須的，滿足環(huán)路相位裕量即可。采樣時(shí)刻非常重要，比如在通信電源模塊中，對(duì)雜音和短路電流有比較大的影響，需要進(jìn)行調(diào)試進(jìn)行采樣時(shí)刻的調(diào)整。

2.中斷配置

環(huán)路計(jì)算的實(shí)時(shí)性要求很高，需要在中斷ISR里執(zhí)行，一般我們采用DSP的PWM模塊定時(shí)的觸發(fā)環(huán)路計(jì)算中斷ISR。關(guān)于如何配置PWM模塊使能中斷ISR，DSP的datasheet有詳細(xì)的介紹，在此不再贅述，這里說的中斷配置主要講計(jì)算中斷的頻率選擇。

從LLC環(huán)路控制性能的角度來說，我們希望環(huán)路計(jì)算中斷的頻率能夠越高越好，這樣離散化造成的環(huán)路計(jì)算延時(shí)就越小，離散系統(tǒng)也就越接近連續(xù)系統(tǒng)，數(shù)字控制的效果就越接近原來的模擬控制。同時(shí)中斷ISR里一些其他處理（如快速保護(hù)）響應(yīng)也能更及時(shí)。

從考慮DSP芯片資源的角度來說，卻不希望計(jì)算中斷的頻率太高，因?yàn)轭l率越高在中斷ISR里可執(zhí)行的代碼就越少，可能會(huì)造成環(huán)路計(jì)算的代碼不能夠在一個(gè)計(jì)算中斷周期里執(zhí)行完，對(duì)于實(shí)時(shí)性要求不太高的中斷可以采用分拍進(jìn)行。同時(shí)，計(jì)算中斷頻率的選擇還需要考慮DSP AD采樣轉(zhuǎn)換的時(shí)間，需要保證在一個(gè)計(jì)算中斷周期里能完成一個(gè)完整的采樣序列，這也會(huì)限制計(jì)算中斷的頻率不能太高。

另外，也需要考慮在環(huán)路控制的前向通道和反饋通道的一些固有響應(yīng)延時(shí)，比如功率元件響應(yīng)延時(shí)、低通濾波器的延時(shí)等，計(jì)算中斷周期應(yīng)該大于“這些環(huán)路響應(yīng)延時(shí)+AD采樣轉(zhuǎn)換時(shí)間”，因?yàn)槿绻?jì)算中斷周期比這個(gè)時(shí)間和小的話，計(jì)算頻率太高也沒有什么意義。

3.軟件算法實(shí)現(xiàn)

1）電壓?jiǎn)苇h(huán)（VMC）框圖如下，對(duì)輸出電壓進(jìn)行AD采樣，于給定電壓進(jìn)行比較后得到誤差值經(jīng)過2p2z的補(bǔ)償器算法之后修改周期值，保證輸出電壓的穩(wěn)定。

拓?fù)淇刂瓶驁D

VMC控制框圖

2）電壓外環(huán)+電流內(nèi)環(huán)（ACMC）的模式

ACMC拓?fù)淇刂瓶驁D

ACMC LLC控制框圖