如下圖是一個典型的同步Buck數(shù)字控制電壓單環(huán)閉環(huán)系統(tǒng)示意圖。整個數(shù)字控制系統(tǒng)對外部元件的延遲環(huán)節(jié)會造成PWM信號和反饋紋波之間的相移，也就是整個從采樣到發(fā)波階段有RC濾波延遲、ADC采樣延遲、環(huán)路計算、PWM發(fā)波等各個環(huán)節(jié)的延遲，這些延遲環(huán)節(jié)的組合就是造成反饋與發(fā)波之間的相移的最大影響環(huán)節(jié)。由于大部分延遲環(huán)節(jié)一般由硬件造成，比如PWM模塊/Driver/RC濾波器等，無法通過軟件去修改，雖然可以修改控制器代碼和參數(shù)去優(yōu)化，但是過于復(fù)雜，不方便調(diào)試和演示，所以我們從最簡單方便的ADC觸發(fā)位置對相位影響開始。

ADC模塊雖然也會產(chǎn)生固定的延遲時間，一般就是采樣-保持-轉(zhuǎn)換環(huán)節(jié)，如果時鐘源選定，那么這個時間也相對固定。主要是ADC的觸發(fā)位置影響整個從采樣到更新的延遲時間，而ADC的觸發(fā)時刻是可以在軟件中進(jìn)行靈活配置的，所以ADC的觸發(fā)位置是我們這次分析的相位損失的重點(diǎn)。在之前，我們先看一下ADC模塊的固定延遲時間。

這個是模擬信號轉(zhuǎn)化為數(shù)字信號的過程，主要是通過ADC模塊進(jìn)行。ADC什么時候開始轉(zhuǎn)化它需要一個觸發(fā)信號，這個觸發(fā)信號至關(guān)重要?？梢悦黠@的看到連續(xù)模擬信號經(jīng)過ADC模塊，變?yōu)閿?shù)字離散的值，在這個過程中就引入了一個采樣-保持和轉(zhuǎn)換的延遲時間，對離散的采樣點(diǎn)進(jìn)行重構(gòu)，就得到了時移后的曲線（紅色延遲曲線）。

這個是驅(qū)動延時對采樣信號影響的示意圖。

控制器的PWM信號發(fā)生器在產(chǎn)生的信號邊沿和實際開關(guān)邊沿之間存在一定的傳輸延遲。如果被采樣值是一個很大的斜坡，那么就會產(chǎn)生非常明顯的相位滯后（如圖中紅色全表示的地方）

這是一個典型的控制環(huán)路示意圖，藍(lán)色波形是上管驅(qū)動信號，綠色波形是控制環(huán)路示意圖?，F(xiàn)在我們假設(shè)ADC的觸發(fā)值從PWM時基開始計數(shù)的時候進(jìn)行觸發(fā)，也就是觸發(fā)寄存器的值為0。在ADC模塊被觸發(fā)后，它就開始對輸出電壓進(jìn)行采樣，然后進(jìn)行轉(zhuǎn)換，所以這個時間為采樣-保持-轉(zhuǎn)換的時間。ADC轉(zhuǎn)換完成之后可以設(shè)置為自動進(jìn)中斷去執(zhí)行3p3z的控制環(huán)路代碼，計算完畢之后將輸出結(jié)果對數(shù)據(jù)寄存器進(jìn)行回寫。所以時間t1是整個環(huán)路執(zhí)行的時間。然后就退出中斷處理，在這個過程中數(shù)據(jù)寄存器的值是沒有被更新的，需要一直等到下個周期的SOC信號來才會被刷新到Duty的數(shù)據(jù)寄存器。所以，從采樣到計算到數(shù)據(jù)寄存器的更新，延遲了一個整個周期，所以它的相位損失為如圖表達(dá)式。這里的時間t1是環(huán)路執(zhí)行時間，t2是數(shù)據(jù)回寫窗口時間。

ADC的采樣轉(zhuǎn)換時間基本固定，如果控制器不變，那么它的執(zhí)行時間也基本保持不變，現(xiàn)在我們可以改變的時間t2，那么我們可以通過調(diào)節(jié)ADC的觸發(fā)位置，向后移動，那么t2的時間就會縮短，這樣就可以減少從采樣到寄存器更新的延遲時間。

這個是將ADC觸發(fā)位置設(shè)置為環(huán)路執(zhí)行完畢，數(shù)據(jù)回寫后立馬就對寄存器進(jìn)行更新，也就是將t2的時間可以縮到最短，如果是SOC更新模式，那么這個觸發(fā)點(diǎn)是最小相位損失。如果知道中斷執(zhí)行的時間，那么我們可以通過設(shè)置TRIG寄存器的值進(jìn)行最佳的觸發(fā)點(diǎn)設(shè)置。大家要知道，這個只是針對相位損失減少的設(shè)置，其實觸發(fā)點(diǎn)的設(shè)置還有很多其他的考量因素，如果我必須采樣沿的位置，當(dāng)設(shè)置的TRIG寄存器的值大于計算的占空比值，那么它就采到PWM關(guān)斷時期的位置，會對控制產(chǎn)生一定的影響。還有比如平均電流控制的PFC，需要采電感電流的中點(diǎn)位置，為了保持時刻保持中點(diǎn)位置的采樣，TRIG寄存器的值每個Duty都在被更新，這樣也無法保證上圖中的效果。所以，這篇文章主要是方便大家理解延遲環(huán)節(jié)對相位損失的影響，大家在做實際項目的時候，還需要綜合考量。

如果我們繼續(xù)將ADC觸發(fā)的采樣點(diǎn)往時間軸后移，等環(huán)路計算完畢下一個周期已經(jīng)開始了，如果繼續(xù)采用SOC更新模式，那么它會在隔一個周期后進(jìn)行更新，也就是說在當(dāng)前周期進(jìn)行采樣后需要在第三個周期進(jìn)行更新，這樣就會造成更大的相位損失余量。那么我們就需要設(shè)置為立即更新模式。針對占空比的立即更新模式，舉個例子，當(dāng)前占空比為75%，如果計算得出的占空比為55%，那么PWM脈沖就會被立即關(guān)閉，但是有個前提，后面會提到。如果計算得出的占空比大于55%，比如85%，那么當(dāng)前周期的占空比會更新到85%，但是，如果PWM脈沖已經(jīng)完成，則占空比的立即更新將延遲到下一個周期。如果通過寫入較小的占空比以此來縮短PWM脈沖，且時基的計數(shù)已超過新的占空比值（但尚未達(dá)到原始占空比的計數(shù)值），則將忽略下降沿比較時間。當(dāng)前PWM周期內(nèi)將得到100%占空比。

最后附一張不同觸發(fā)點(diǎn)的實測Bode圖

大家如果有興趣觀察ADC觸發(fā)位置對不同相位的影響，可以觀看本人視頻“手把手系列”ADC觸發(fā)優(yōu)化的實驗視頻。謝謝！