基本的反激變換器原理圖如下所示，在需要對(duì)輸入輸出進(jìn)行電氣隔離的低功率<75W～的開(kāi)關(guān)電源應(yīng)用場(chǎng)合，反激變換器（Flyback Converter）是最常用的一種拓?fù)浣Y(jié)構(gòu)（Topology）。簡(jiǎn)單、可靠、低成本、易于實(shí)現(xiàn)是反激變換器突出的優(yōu)點(diǎn)。接下來(lái)我將電源的關(guān)鍵部分的設(shè)計(jì)進(jìn)行說(shuō)明！
RCD吸收電路的計(jì)算結(jié)果如下：(上文已完成變壓器關(guān)鍵設(shè)計(jì))
反激變換器在MOS 關(guān)斷的瞬間，由變壓器漏感LLK 與MOS 管的輸出電容造成的諧振尖峰加在MOS 管的漏極，如果不加以限制，MOS 管的壽命將會(huì)大打折扣。因此需要采取措施，把這個(gè)尖峰吸收掉。
因此反激的RCD吸收電路設(shè)計(jì)對(duì)FLY的EMI及MOS的應(yīng)力都有比較大的影響。對(duì)于<75w的FLY設(shè)計(jì)；為了保證其參數(shù)的最佳化設(shè)計(jì)：
開(kāi)關(guān)MOS管關(guān)斷時(shí)的實(shí)際波形圖
注意：RCD吸收電路的設(shè)計(jì)對(duì)系統(tǒng)的EMI也會(huì)有很大的改善！
■RCD吸收電路 (DS, CS,RS) 將改變MOSFET 關(guān)斷時(shí)的突波振幅與振蕩頻率，
進(jìn)而改變了雜訊頻譜。
■電壓Vds波形改變了共模雜訊，電流ID波形改變了差模雜訊。
對(duì)于電路在EMI上的設(shè)計(jì)可參考我的文章：
《FLY反激的RCD吸收電路設(shè)計(jì)分析》
RCD的鉗位電路設(shè)計(jì)理論依據(jù)：
勵(lì)磁電感能量可通過(guò)理想變壓器耦合到副邊,而漏感因?yàn)椴获詈?能量不能傳遞到副邊,如果不采取措施,漏感將通過(guò)寄生電容釋放能量,引起電路電壓過(guò)沖和振蕩,影響電路工作性能,還會(huì)引起EMI問(wèn)題,嚴(yán)重時(shí)會(huì)燒毀器件,為抑制其影響,可在變壓器初級(jí)并聯(lián)無(wú)源RCD鉗位電路
對(duì)于本設(shè)計(jì)我將理論和實(shí)際相結(jié)合；對(duì)于有機(jī)會(huì)看到文章的朋友，對(duì)設(shè)計(jì)有個(gè)更快速直觀的認(rèn)知；并且對(duì)于同類(lèi)的設(shè)計(jì)直接分辨出優(yōu)劣及問(wèn)題！
我們先從理論計(jì)算上給出我的計(jì)算方法：
RClamp由下式?jīng)Q定：其中Vclamp一般比反射電壓Vor高出50～100V，LLK為變壓器初級(jí)漏感，以實(shí)測(cè)為準(zhǔn)（本設(shè)計(jì)例中電感為280uH,實(shí)測(cè)的最大漏感為20uH）：
變壓器的規(guī)格參數(shù)-可參考我的文章：
《小于75W反激變換器的設(shè)計(jì)連載-3（關(guān)鍵設(shè)計(jì)部分）》
CClamp由下式?jīng)Q定：其中Vripple一般取Vclamp的5%～10%是比較合理的：
參考理論如下：
通過(guò)計(jì)算公式得出理論計(jì)算數(shù)據(jù)如下：
理論的計(jì)算數(shù)據(jù)得出的分析原理結(jié)構(gòu)圖如下：
實(shí)際測(cè)試RCD鉗位電容的電壓波形Data分析：
引入RCD鉗位電路,目的是消耗漏感能量,但不能消耗主勵(lì)磁電感能量,否則會(huì)降低電路效率。要做到這點(diǎn)必須對(duì)RC參數(shù)進(jìn)行優(yōu)化設(shè)計(jì),下面分析其工作原理：當(dāng)MOS-D關(guān)斷時(shí),漏感Lk釋能,二極管Ds導(dǎo)通時(shí),C上電壓瞬間充上去,然后D截止,C通過(guò)R放電。
設(shè)計(jì)的關(guān)鍵細(xì)節(jié)分析如下：
A.若C值較大,C上電壓緩慢上升,副邊反激過(guò)沖小,變壓器能量不能迅速傳遞到副邊,見(jiàn)圖(a);B.若C值特別大,電壓峰值小于副邊反射電壓,則鉗位電容上電壓將一直保持在副邊反射電壓Vor附近,即鉗位電阻變?yōu)樗镭?fù)載,一直在消耗磁芯能量,見(jiàn)圖(b);C.若RC值太小,C上電壓很快會(huì)降到副邊反射電壓,故在MOS開(kāi)通前,鉗位電阻只將成為反激變換器的死負(fù)載,消耗變壓器的能量,降低效率,見(jiàn)圖(c)：D.如果RC值取得比較合適,到MOS開(kāi)通時(shí),C上電壓放到接近副邊反射電壓,到下次導(dǎo)通時(shí),C上能量恰好可以釋放完,見(jiàn)圖(d),這種情況鉗位效果較好,但電容峰值電壓大,器件應(yīng)力高。
注意：B和C兩種方式是不允許的,
A種方式電壓變化緩慢,能量不能被迅速傳遞；
D種方式電壓峰值大,器件應(yīng)力大。
E.可折衷處理:在第D種方式基礎(chǔ)上增大電容,降低電壓峰值,同時(shí)調(diào)節(jié)R,使到開(kāi)關(guān)MOS開(kāi)通時(shí),C上電壓放到接近副邊反射電壓,之后RC繼續(xù)放電至開(kāi)關(guān)MOS下次開(kāi)通,如圖(e)所示。
我們進(jìn)行實(shí)際參數(shù)的具體取值進(jìn)行測(cè)試分析：
小的吸收電阻對(duì)開(kāi)關(guān)MOS的開(kāi)關(guān)應(yīng)力確實(shí)有幫助；關(guān)鍵點(diǎn)要注意我們電路設(shè)計(jì)的要解決的問(wèn)題點(diǎn)在哪兒？建議采用最佳設(shè)計(jì)來(lái)滿足電路要求！
R=47K/2W C=2.2nF/630V D=FR207
CH1: MOS-VDS CH4: UC(鉗位電容電壓)
R=100K/2W C=2.2nF/630V D=FR207
CH1: MOS-VDS CH4: UC(鉗位電容電壓)
R=100K/2W C=4.7nF/630V D=FR207
CH1: MOS-VDS CH4: UC(鉗位電容電壓)
測(cè)試結(jié)論：R=47KR/2W- 100KR/2W C=2.2nF/630V的 RC參數(shù)是可行的！
在我的這個(gè)設(shè)計(jì)方案；我同時(shí)對(duì)RCD參數(shù)進(jìn)行過(guò)極端參數(shù)評(píng)估，
實(shí)踐與理論的評(píng)估先保留！后期如碰到案例再分享給大家。
我們?cè)趯?shí)際的應(yīng)用過(guò)程中；對(duì)系統(tǒng)的待機(jī)功耗及效率甚至EMI有更高的要求時(shí)RCD吸收電路會(huì)有較多的派生電路;提供設(shè)計(jì)給大家參考！
針對(duì)需要最低空載功耗最高輕載效率和最低的EMI應(yīng)用
根據(jù)上面的結(jié)構(gòu)組合，我還有其它吸收電路組合；在實(shí)際應(yīng)用時(shí)，可以與本作者Adu-EMC交流！
