本篇文章來自：機智的互聯(lián)網(wǎng)
我們應(yīng)該都清楚，MOSFET 的柵極和漏源之間都是介質(zhì)層，因此柵源和柵漏之間必然存在一個寄生電容CGS 和CGD，溝道未形成時，漏源之間也有一個寄生電容CDS，所以考慮寄生電容時，MOSFET 的等效電路就成了圖 2 的樣子了。但是，我們從MOSFET 的數(shù)據(jù)手冊中一般看不到這三個參數(shù)，手冊給出的參數(shù)一般是 CISS、COSS和CRSS（見圖 1 ），
圖 1 某數(shù)據(jù)手冊關(guān)于寄生電容的描述
它們與CGS、CGD、CDS的關(guān)系如下：
CISS=CGS+CGD(CDS 短路時)，COSS=CDS+CGD，CRSS=CGD
圖 2 考慮寄生電容時的MOSFET模型
下面看一下這些寄生參數(shù)是如何影響開關(guān)速度的。如圖 3，當(dāng)驅(qū)動信號 Ui到來的一瞬間，由于MOSFET處于關(guān)斷狀態(tài)，此時CGS 和CGD上的電壓分別為UGS=0， UGD=-VDD，CGS 和 CGD上的電荷量分別為 QGS= 0，QGD= UGDCGD=VDDCGD。接下來 Ui 通過 RG對 CGS 充電，UGS逐漸升高（這個過程中，隨著 UGS升高，也會伴隨著 CGD的放電，但是由于VDD遠(yuǎn)大于UGS，CGD不會導(dǎo)致柵電流的明顯增加）。當(dāng)UGS達到閾值電壓時，開始有電流流過MOSFET（事實上，當(dāng)UGS還沒有達到閾值電壓時，已經(jīng)有微小的電流流過 MOSFET 了），MOSFET 上承受的壓降由原來的 VDD開始減小， CGD上的電壓也會隨之減小，那么，也就伴隨著的 CGD 放電。由于 CGD 上的電荷量 QGD= VDDCGD 較大，所以放電的時間較長。在放電的這段時間內(nèi)，柵極電流基本上用于 CGD 的放電，因此柵源電壓的增加變得緩慢。放電完成后，Ui通過RG繼續(xù)對CGS 和CGD 充電（因為此時MOSFET已經(jīng)充分導(dǎo)通，相當(dāng)于CGS 和CGD并聯(lián)），直到柵源電壓達到Ui，開啟過程至此完成。圖 4 的曲線很好地描繪了導(dǎo)通過程中UGS隨時間變化的曲線。需要注意的是，由于驅(qū)動提供的不是電流源，所以實際上的曲線并非直線，圖 4 僅代表上升趨勢。
圖 3 考慮寄生電容時的MOSFET驅(qū)動電路
圖 4 脈沖驅(qū)動下MOSFET柵源電壓上升曲線
同時，由上圖 3 不難看出，RG越大，寄生電容的充電時間將會越長。顯然，RG 太大時 MOSFET 不能在短時間內(nèi)充分導(dǎo)通。在高速開關(guān)應(yīng)用中（如 D 類功放、開關(guān)電源），這個阻值一般取幾Ω到幾十Ω。然而，即使是低速情況下，RG 也不宜取得太大，因為過大的RG會延長電容充電的時間，也就是MOSFET從關(guān)斷到充分導(dǎo)通的過渡時間。這段時間內(nèi)，MOSFET處于飽和狀態(tài)（放大區(qū)），管子將同時承受較大的電壓和電流，從而引起較大的功耗。但是 RG 如果取得太小或者直接短路的話，在驅(qū)動電壓到來的一瞬間，由于寄生電容上的電壓為零，前級需要流過一個很大的電流，造成對前級驅(qū)動電路的沖擊。
圖 5 為高速開關(guān)應(yīng)用中常見的 MOSFET 驅(qū)動電路，以一對互補的 BJT 構(gòu)成射隨器的形式滿足驅(qū)動電流的要求。其中Q1用于開啟時對寄生電容的充電，Q2用于關(guān)斷時對寄生電容的放電。有時候我們需要得到更快的關(guān)斷速度，通常在柵極電阻 R1 上并聯(lián)一個快恢復(fù)二極管，這樣的話，放電回路將經(jīng)過這個二極管而不是電阻。
圖 5 常用的高速驅(qū)動電路
圖 6 增加泄放電阻的驅(qū)動電路
在實際應(yīng)用中，我們通常還會在MOSFET的柵源之間并聯(lián)一個幾KΩ到上百K Ω的電阻（如圖 6 的R2），這是為了在輸入柵源電壓不確定時（如前級驅(qū)動電路失效），防止 MOSFET 處于非理性狀態(tài)。
圖 7 殘留電荷導(dǎo)致MOSFET開啟的實驗電路
我們可以做這樣一個實驗：連接如圖 7 的電路，我們會發(fā)現(xiàn)，即使柵極懸空，LED 也會發(fā)光。這說明，柵源之間出現(xiàn)了高于閾值的電壓，產(chǎn)生這一電壓的原因是寄生電容上的殘留電荷。殘留電荷使得 UGS高于閾值電壓但又不足以使 MOSFET 充分導(dǎo)通。結(jié)果是 MOSFET 工作在放大狀態(tài)（飽和區(qū)），管子承受很大的功耗從而造成器件的損壞。這種現(xiàn)象更容易發(fā)生在低閾值電壓的MOSFET 中。為了防止這種情況發(fā)生，往往通過柵源間的并聯(lián)電阻泄放寄生電容上的殘留電荷。