
3nm 時代來臨了!Cadence 在 2023 年 TSMC 北美技術(shù)研討會期間發(fā)布了面向臺積電 3nm 工藝(N3E)的 112G 超長距離(112G-ELR)SerDes IP 展示,這是 Cadence 112G-ELR SerDes IP 系列產(chǎn)品的新成員。在后摩爾時代的趨勢下,F(xiàn)inFET 晶體管的體積在 TSMC 3nm 工藝下進(jìn)一步縮小,進(jìn)一步采用系統(tǒng)級封裝設(shè)計(SiP)。通過結(jié)合工藝技術(shù)的優(yōu)勢與 Cadence 業(yè)界領(lǐng)先的數(shù)字信號處理(DSP)SerDes 架構(gòu),全新的 112G-ELR SerDes IP 可以支持 45dB 插入損耗,擁有卓越的功耗、性能、面積(PPA)指標(biāo),是超大規(guī)模 ASICs,人工智能/機(jī)器學(xué)習(xí)(AI/ML)加速器,交換矩陣片上系統(tǒng)(SoCs)和 5G 基礎(chǔ)設(shè)施應(yīng)用的理想選擇。
Cadence 112G-ELR SerDes 在 TSMC 3nm 工藝環(huán)境下的眼圖(106.25 Gbps PAM4)
ELR SerDes PHY 符合 IEEE 和 OIF 長距離(LR)標(biāo)準(zhǔn),在基礎(chǔ)規(guī)格之外提供了額外的性能裕度。上方圖片展示了三個張大的眼圖,它們在 PAM4 模式下具有良好的對稱性,將四個信號電平分開。3nm 演示展示了 E-10 級的卓越誤碼率(BER)性能以及 39dB bump 間通道,與 28dB Ball 間插損誤碼率小于 1E-4 的標(biāo)準(zhǔn)規(guī)格相比提供了充足的性能余量。
TSMC 3nm 工藝環(huán)境下的 Cadence 112G-ELR SerDes 測試板
112G-ELR SerDes IP 同時支持中距離(MR)和超短距離(VSR)應(yīng)用,實(shí)現(xiàn)不同信道更靈活的功耗節(jié)省。NRZ 和 PAM4 信號下的數(shù)據(jù)傳輸速率從 1G 到 112G,實(shí)現(xiàn)背板,直連線纜(DAC),芯片間以及芯片到模塊的可靠高速數(shù)據(jù)傳輸。
SerDes IP 采用領(lǐng)先的基于 DSP 的架構(gòu),通過最大可能性序列檢測(MLSD)和反射抵消技術(shù)實(shí)現(xiàn)損耗及反射信道的系統(tǒng)穩(wěn)定。MLSD 技術(shù)可以優(yōu)化 BER,提供更強(qiáng)大的突發(fā)性錯誤處理能力。通過專有的實(shí)現(xiàn)技術(shù),Cadence 能確保 MLSD 的功耗開銷最小。反射消除技術(shù)消除了具有實(shí)際走線和連接器的產(chǎn)品環(huán)境中的雜散、遠(yuǎn)距離反射,從而提供穩(wěn)健的 BER 結(jié)果。
3nm 工藝下的 Cadence 112G-ELR SerDes 解決方案進(jìn)一步強(qiáng)化了我們在高性能互聯(lián) IP 領(lǐng)域的領(lǐng)導(dǎo)力,是大規(guī)模數(shù)據(jù)中心的理想選擇,客戶也可以從 TSMC 的 3nm 工藝中獲得更顯著的功耗和性能優(yōu)化,是目前在 PPA 和晶體管領(lǐng)域最先進(jìn)的技術(shù)。
如需了解更多 112-ELR SerDes 的相關(guān)內(nèi)容,請訪問:https://www.cadence.com/en_US/home/tools/ip/design-ip/112g-elr-56-lr-pam4-serdes/112g-elr-pam4-serdes.html。
關(guān)于 Cadence
Cadence 是電子系統(tǒng)設(shè)計領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者,擁有超過 30 年的計算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設(shè)計概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向超大規(guī)模計算、5G 通訊、汽車、移動設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息,請訪問公司網(wǎng)站www.cadence.com。
聲明:本內(nèi)容為作者獨(dú)立觀點(diǎn),不代表電源網(wǎng)。本網(wǎng)站原創(chuàng)內(nèi)容,如需轉(zhuǎn)載,請注明出處;本網(wǎng)站轉(zhuǎn)載的內(nèi)容(文章、圖片、視頻)等資料版權(quán)歸原作者所有。如我們采用了您不宜公開的文章或圖片,未能及時和您確認(rèn),避免給雙方造成不必要的經(jīng)濟(jì)損失,請電郵聯(lián)系我們,以便迅速采取適當(dāng)處理措施;歡迎投稿,郵箱∶editor@netbroad.com。
Cadence 推出突破性 DDR5 12.8Gbps MRDIMM Gen2 內(nèi)存 IP 系統(tǒng)解決方案,助力云端 AI 技術(shù)升級 | 25-05-07 11:23 |
---|---|
瑞芯微 RK2118 集成 Cadence Tensilica HiFi 4 DSP 提供強(qiáng)大的音頻處理 | 25-04-22 16:15 |
Cadence 率先推出 eUSB2V2 IP 解決方案,助力打造高速連接新范式 | 25-04-15 15:02 |
Cadence 利用 NVIDIA Grace Blackwell 加速 AI 驅(qū)動的工程設(shè)計和科學(xué)應(yīng)用 | 25-03-24 15:34 |
Conformal AI Studio 可將 SoC 設(shè)計師的效率提升 10 倍 | 25-03-20 15:33 |
微信關(guān)注 | ||
![]() |
技術(shù)專題 | 更多>> | |
![]() |
技術(shù)專題之EMC |
![]() |
技術(shù)專題之PCB |