A/D采樣電路對于數(shù)字化開關(guān)電源起著非常關(guān)鍵的作用,一般專業(yè)點的芯片價格都不菲普通單片機(jī)的A/D速度又太慢,前段時間想到一種電路理論上可以實現(xiàn)高速的A/D采樣并且所使用的元件也不多,年后準(zhǔn)備實搭一個電路測試一下。
一種高速、低成本的A/D采樣電路
目前最快的A/D是閃速型,由于采用純并行結(jié)構(gòu)所以速度是非??斓牟蓸铀俾矢哌_(dá)1.5Gsps(比如MAX104/MAX106/MAX108),但是閃速ADC分辨率每增加1位,比較器數(shù)量就增加1倍,同時每個比較器的精度必須增加1倍所以一般很少見到超過8位的,12位及高于12位的ADC還沒有商用化(價格和功耗也是個問題)。
這里準(zhǔn)備測試的電路采用的是一種流水線結(jié)構(gòu),假設(shè)閃速型的速度為1個比較器的速度那么這種流水線結(jié)構(gòu)的速度為采樣位數(shù)的倒數(shù),比如這種8位A/D的速度為閃速型速度的1/8,電路上只需8個比較器及輔助電路。另外還可以采用運(yùn)放來實現(xiàn),輔助電路將更精簡成本更低,不過速度將受到運(yùn)放的限制,如果采用串行模式則運(yùn)放只需一到兩個。

實測TS3022IST的延遲時間是32nS左右,查看數(shù)據(jù)手冊TPLH 和TPHL 的典型值是33nS ,跟實測基本一致,見下圖。
圖1-3 TS3022IST高速比較器延遲時間
購買芯片的網(wǎng)站上標(biāo)注的典型響應(yīng)時間9nS不知該怎樣理解。
選用這款芯片實現(xiàn)8位AD的單次采樣時間是33nS*8=264nS,最大采樣率為1000/264=3.8MS/S。
上述過程模擬的是4位AD轉(zhuǎn)換需要4個步奏,對于n位AD轉(zhuǎn)換則需n個步奏(最快的閃速型AD只需一個步奏)。
根據(jù)此原理設(shè)計一個AD電路也非常簡單,幾顆比較器芯片加幾個電阻就可以。不過從圖中看n位AD需n種規(guī)格的量筒,在電路中這量筒就是基準(zhǔn)源意味著n位AD需要n個基準(zhǔn)源,這對于測量精度和成本來說都不利,所以要在此電路基礎(chǔ)上改進(jìn)一下只用一個基準(zhǔn)源。