前文說過源端串聯(lián)端接，接下來說說終端并聯(lián)端接。

終端并聯(lián)端接分為三種方式：下拉、上拉和戴維南。

常見的信號鏈路，如果源端做了串聯(lián)端接，終端是開路狀態(tài)，入射電壓進入傳輸線開始分壓，由于終端全反射，信號滿擺幅回到源端。

如果源端不做端接，終端開路，搭建相關仿真電路，得出仿真波形：

不做端接，由于各種正負反射，信號質(zhì)量很差。

下拉

先看一下終端并聯(lián)下拉形式的端接，搭建相關電路圖如下：

終端開路理解為電阻無窮大，并聯(lián)端接50 Ohm，兩者并聯(lián)為50 Ohm。信號到此阻抗匹配，不會發(fā)生反射。仿真得出波形如下：

上拉

終端并聯(lián)上拉形式的端接，搭建相關電路圖如下：

仿真得出的波形：

比較下拉和上拉兩種形式的并聯(lián)端接，下拉的最大幅值達不到1.2V，上拉的最小幅值到不了0V，這是因為源端內(nèi)阻10 Ohm 的分壓作用。下拉的時候，電壓最大值為1V，上拉的時候，電壓最小值為0.2V。

戴維南端接

戴維南并聯(lián)端接相當于將下拉和上拉端接進行了整合，由于電阻并聯(lián)，所以這里取值為100 Ohm，做50 Ohm的阻抗匹配，相關電路仿真和波形如下：

戴維南端接的結果有個特征，就是電壓最大值小于上拉端接的最大值，電壓最小值大于下拉端接的最小值。改變上拉和下拉的阻值，電壓的幅值也會發(fā)生改變。

不管串聯(lián)端接還是并聯(lián)端接，由于上面的仿真都是基于理想情況進行的，但實際的產(chǎn)品設計就會有一個問題，就是在進行端接的時候，會存在一段走線，殘樁線對信號的影響是否需要關注？

有些資料的經(jīng)驗給出的是：

按此推薦的經(jīng)驗值搭建相關的電路：

仿真得出的波形如下：

仿真結果說明，殘樁引起的反射對信號的影響很大。即使調(diào)整殘樁長度為40% Tr的時延，信號的反射引起的振鈴，電壓擺幅已經(jīng)在0.2~0.8V 之內(nèi)，一般情況，這個區(qū)域會引起信號的誤判，說明還是需要對殘樁進行管控。

在實際的產(chǎn)品設計種，除了殘樁需要考慮，在終端還會遇到分支結構的情況，相關電路情況如下：

仿真結果說明，分支引起的反射對信號影響很大。

如果在分支處做50 Ohm 端接來抑制終端反射，仿真結果如下：

在各個分支做50 Ohm端接來進行阻抗匹配，信號的質(zhì)量是會變好，但仿真得出電壓的幅度太低，源端1.2V的入射電壓，終端得到的電壓為0.4V，電壓幅值太低。

如果其中一個分支端接50 Ohm，其他分支還是末端全反射，仿真結果如下：

仿真結果說明，信號還是會因為正負反射引起振鈴現(xiàn)象。

總結

綜合總結一下，殘樁和分支結構都會引起信號反射問題，影響信號質(zhì)量。至于殘樁和分支多長需要管控，和信號的上升邊有關，Len=RT經(jīng)驗公式可以參考，但準確性還是需要根據(jù)產(chǎn)品的實際情況來判斷，還是建議做相關的仿真或驗證，確保產(chǎn)品的性能和穩(wěn)定性。